timescalar.v
来自「若干VHDL语言的源代码」· Verilog 代码 · 共 8 行
V
8 行
//////////////////////////////////////////////////////////////////////////
// time scale //
// //
//author:ShengYu Shen from Natinal University of Defence Technology //
//create time:2001 3 19 //
//////////////////////////////////////////////////////////////////////////
`timescale 1ns/10ps
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?