cangogen.v

来自「若干VHDL语言的源代码」· Verilog 代码 · 共 20 行

module		CanGoGen(out_IFCanGo,
					out_IDCanGo,
					out_EXECanGo,
					out_MEMCanGo,
					in_IFOwnCanGo,
					in_IDOwnCanGo,
					in_EXEOwnCanGo,
					in_MEMOwnCanGo
);

input in_IFOwnCanGo,in_IDOwnCanGo,in_EXEOwnCanGo,in_MEMOwnCanGo;
output	out_IFCanGo,out_IDCanGo,out_EXECanGo,out_MEMCanGo;

assign	out_MEMCanGo=in_MEMOwnCanGo;
assign	out_EXECanGo=in_EXEOwnCanGo & out_MEMCanGo;
assign	out_IDCanGo=in_IDOwnCanGo & out_EXECanGo;
assign	out_IFCanGo=in_IFOwnCanGo & out_IDCanGo;

endmodule