📄 mux21.vhd

📁 《CPLD_FPGA设计及应用》课件与实例

💻 VHD

字号:

 BEGIN
               WITH  sel  SELECT
                        y <= D0   WHEN  0，
                             D1   WHEN  1；
            END mux2；

复制代码 Ctrl + C

搜索代码 Ctrl + F

全屏模式 F11

切换主题 Ctrl + Shift + D

显示快捷键 ?

增大字号 Ctrl + =

减小字号 Ctrl + -