nandx.vhd

来自「《CPLD_FPGA设计及应用》课件与实例」· VHDL 代码 · 共 6 行

 nandx:  PROCESS
                BEGIN
                   y <= a NAND b AFTER 10ns；
                   WAIT ON a, b；
                END PROCESS nandx；