gatex.vhd

来自「《CPLD_FPGA设计及应用》课件与实例」· VHDL 代码 · 共 6 行

PROCESS(a,b)
     BEGIN 
       f1<=a NOR b;
       f1<=a AND b;
END PROCESS;