📄 iirno.pin
字号:
-- Copyright (C) 1991-2004 Altera Corporation
-- Any megafunction design, and related netlist (encrypted or decrypted),
-- support information, device programming or simulation file, and any other
-- associated documentation or information provided by Altera or a partner
-- under Altera's Megafunction Partnership Program may be used only
-- to program PLD devices (but not masked PLD devices) from Altera. Any
-- other use of such megafunction design, netlist, support information,
-- device programming or simulation file, or any other related documentation
-- or information is prohibited for any other purpose, including, but not
-- limited to modification, reverse engineering, de-compiling, or use with
-- any other silicon devices, unless such use is explicitly licensed under
-- a separate agreement with Altera or a megafunction partner. Title to the
-- intellectual property, including patents, copyrights, trademarks, trade
-- secrets, or maskworks, embodied in any such megafunction design, netlist,
-- support information, device programming or simulation file, or any other
-- related documentation or information provided by Altera or a megafunction
-- partner, remains with Altera, the megafunction partner, or their respective
-- licensors. No other licenses, including any licenses needed under any third
-- party's intellectual property, are provided herein.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.2V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC (Refer to
-- the table below for voltage).
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
---------------------------------------------------------------------------------
Quartus II Version 4.1 Build 181 06/29/2004 SJ Full Version
CHIP "iirno" ASSIGNED TO AN: EP2S15F484C3
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
GND : A1 : gnd : : : 1 :
TEMPDIODEp : A2 : : : : 1 :
VCCIO4 : A3 : power : : 3.3V : 4 :
MSEL3 : A4 : : : : 4 :
addyn0acs[6] : A5 : output : LVTTL : : 4 : N
GND* : A6 : : : : 4 :
regxn2acs[3] : A7 : output : LVTTL : : 4 : N
regxn2acs[6] : A8 : output : LVTTL : : 4 : N
GND : A9 : gnd : : : 1 :
regxn2acs[9] : A10 : output : LVTTL : : 9 : N
VCCIO4 : A11 : power : : 3.3V : 4 :
VCCIO3 : A12 : power : : 3.3V : 3 :
regxn0acs[8] : A13 : output : LVTTL : : 3 : N
GND : A14 : gnd : : : 1 :
sumacs[1] : A15 : output : LVTTL : : 3 : N
dataynacs[7] : A16 : output : LVTTL : : 3 : N
dataynacs[5] : A17 : output : LVTTL : : 3 : N
counterbtcs[3] : A18 : output : LVTTL : : 3 : N
addxn0acs[1] : A19 : output : LVTTL : : 3 : N
VCCIO3 : A20 : power : : 3.3V : 3 :
nCE : A21 : : : : 3 :
GND : A22 : gnd : : : 1 :
VCCIO6 : AA1 : power : : 3.3V : 6 :
GND : AA2 : gnd : : : 1 :
nCEO : AA3 : : : : 7 :
GND* : AA4 : : : : 7 :
GND* : AA5 : : : : 7 :
GND* : AA6 : : : : 7 :
GND* : AA7 : : : : 7 :
GND* : AA8 : : : : 7 :
dataxnacs[6] : AA9 : output : LVTTL : : 10 : N
GND* : AA10 : : : : 10 :
GND* : AA11 : : : : 7 :
GND* : AA12 : : : : 8 :
addyn0acs[1] : AA13 : output : LVTTL : : 8 : N
VREFB8 : AA14 : power : : : 8 :
regyn0acs[6] : AA15 : output : LVTTL : : 8 : N
regyn0acs[7] : AA16 : output : LVTTL : : 8 : N
sumacs[16] : AA17 : output : LVTTL : : 8 : N
regxn2acs[7] : AA18 : output : LVTTL : : 8 : N
TCK : AA19 : input : : : 8 :
TMS : AA20 : input : : : 8 :
GND : AA21 : gnd : : : 1 :
VCCIO1 : AA22 : power : : 3.3V : 1 :
GND : AB1 : gnd : : : 1 :
nIO_PULLUP : AB2 : : : : 7 :
VCCIO7 : AB3 : power : : 3.3V : 7 :
GND : AB4 : : : : 1 :
GND* : AB5 : : : : 7 :
GND* : AB6 : : : : 7 :
addyn0acs[2] : AB7 : output : LVTTL : : 7 : N
GND* : AB8 : : : : 7 :
GND : AB9 : gnd : : : 1 :
GND* : AB10 : : : : 10 :
VCCIO7 : AB11 : power : : 3.3V : 7 :
VCCIO8 : AB12 : power : : 3.3V : 8 :
addyn1acs[8] : AB13 : output : LVTTL : : 8 : N
GND : AB14 : gnd : : : 1 :
regyn1acs[6] : AB15 : output : LVTTL : : 8 : N
datayntempacs[6] : AB16 : output : LVTTL : : 8 : N
regxn1acs[4] : AB17 : output : LVTTL : : 8 : N
sumacs[15] : AB18 : output : LVTTL : : 8 : N
TRST : AB19 : input : : : 8 :
VCCIO8 : AB20 : power : : 3.3V : 8 :
TDI : AB21 : input : : : 8 :
GND : AB22 : gnd : : : 1 :
VCCIO5 : B1 : power : : 3.3V : 5 :
GND : B2 : gnd : : : 1 :
TDO : B3 : output : : : 4 :
MSEL2 : B4 : : : : 4 :
GND* : B5 : : : : 4 :
GND* : B6 : : : : 4 :
nclkencs : B7 : output : LVTTL : : 4 : N
addxn0acs[4] : B8 : output : LVTTL : : 4 : N
addxn1acs[9] : B9 : output : LVTTL : : 9 : N
dinxn[6] : B10 : input : LVTTL : : 9 : N
dinxn[8] : B11 : input : LVTTL : : 4 : N
addxn0acs[5] : B12 : output : LVTTL : : 4 : N
dinxn[9] : B13 : input : LVTTL : : 3 : N
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -