📄 iirno.tan.rpt
字号:
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------+------------------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------+------------------+------------+----------+--------------+
; Worst-case tsu ; N/A ; None ; 24.243 ns ; clr ; regyn0a[9] ; ; clk ; 0 ;
; Worst-case tco ; N/A ; None ; 35.470 ns ; addxn1a[0] ; datayntempacs[9] ; clk ; ; 0 ;
; Worst-case tpd ; N/A ; None ; 32.729 ns ; clr ; datayntempacs[9] ; ; ; 0 ;
; Worst-case th ; N/A ; None ; 3.482 ns ; dinxn[8] ; regxn0a[8] ; ; clk ; 0 ;
; Worst-case Minimum tco ; N/A ; None ; 4.858 ns ; counterbt[3] ; counterbtcs[3] ; clk ; ; 0 ;
; Worst-case Minimum tpd ; N/A ; None ; 4.875 ns ; clr ; resultacs[4] ; ; ; 0 ;
; Clock Setup: 'clk' ; N/A ; None ; 20.34 MHz ( period = 49.162 ns ) ; clken ; regyn0a[9] ; clk ; clk ; 0 ;
; Clock Hold: 'clk' ; Not operational: Clock Skew > Data Delay ; None ; N/A ; clken ; regyn0a[6] ; clk ; clk ; 64 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 64 ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------+------------------+------------+----------+--------------+
+--------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
; clk ; ; User Pin ; NONE ; NONE ; N/A ; N/A ; N/A ;
+-----------------+--------------------+----------+------------------+----------+-----------------------+---------------------+--------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------+------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 20.34 MHz ( period = 49.162 ns ) ; clken ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 21.49 MHz ( period = 46.542 ns ) ; clken ; regyn0a[8] ; clk ; clk ; None ; None ; None ;
; N/A ; 23.07 MHz ( period = 43.352 ns ) ; clken ; regyn0a[7] ; clk ; clk ; None ; None ; None ;
; N/A ; 24.72 MHz ( period = 40.454 ns ) ; clken ; regyn0a[6] ; clk ; clk ; None ; None ; None ;
; N/A ; 26.39 MHz ( period = 37.898 ns ) ; clken ; regyn0a[5] ; clk ; clk ; None ; None ; None ;
; N/A ; 29.25 MHz ( period = 34.184 ns ) ; clken ; regyn0a[4] ; clk ; clk ; None ; None ; None ;
; N/A ; 31.70 MHz ( period = 31.544 ns ) ; clken ; regyn0a[3] ; clk ; clk ; None ; None ; None ;
; N/A ; 34.29 MHz ( period = 29.162 ns ) ; clken ; regyn0a[2] ; clk ; clk ; None ; None ; None ;
; N/A ; 37.06 MHz ( period = 26.984 ns ) ; addxn1a[0] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 37.10 MHz ( period = 26.952 ns ) ; addxn2a[0] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 38.35 MHz ( period = 26.073 ns ) ; addyn0a[0] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 38.41 MHz ( period = 26.038 ns ) ; clken ; regyn0a[1] ; clk ; clk ; None ; None ; None ;
; N/A ; 38.51 MHz ( period = 25.965 ns ) ; addyn1a[0] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 38.95 MHz ( period = 25.674 ns ) ; addxn1a[0] ; regyn0a[8] ; clk ; clk ; None ; None ; None ;
; N/A ; 39.00 MHz ( period = 25.642 ns ) ; addxn2a[0] ; regyn0a[8] ; clk ; clk ; None ; None ; None ;
; N/A ; 39.12 MHz ( period = 25.565 ns ) ; addxn2a[1] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 39.36 MHz ( period = 25.408 ns ) ; addxn1a[1] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 40.07 MHz ( period = 24.955 ns ) ; addxn0a[0] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 40.17 MHz ( period = 24.894 ns ) ; addyn0a[1] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 40.27 MHz ( period = 24.831 ns ) ; addyn1a[1] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 40.38 MHz ( period = 24.763 ns ) ; addyn0a[0] ; regyn0a[8] ; clk ; clk ; None ; None ; None ;
; N/A ; 40.56 MHz ( period = 24.655 ns ) ; addyn1a[0] ; regyn0a[8] ; clk ; clk ; None ; None ; None ;
; N/A ; 41.21 MHz ( period = 24.264 ns ) ; addxn2a[2] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 41.23 MHz ( period = 24.255 ns ) ; addxn2a[1] ; regyn0a[8] ; clk ; clk ; None ; None ; None ;
; N/A ; 41.50 MHz ( period = 24.098 ns ) ; addxn1a[1] ; regyn0a[8] ; clk ; clk ; None ; None ; None ;
; N/A ; 41.53 MHz ( period = 24.079 ns ) ; addxn1a[0] ; regyn0a[7] ; clk ; clk ; None ; None ; None ;
; N/A ; 41.59 MHz ( period = 24.047 ns ) ; addxn2a[0] ; regyn0a[7] ; clk ; clk ; None ; None ; None ;
; N/A ; 42.10 MHz ( period = 23.753 ns ) ; addxn1a[2] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 42.15 MHz ( period = 23.722 ns ) ; addxn0a[1] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 42.29 MHz ( period = 23.645 ns ) ; addxn0a[0] ; regyn0a[8] ; clk ; clk ; None ; None ; None ;
; N/A ; 42.40 MHz ( period = 23.584 ns ) ; addyn0a[1] ; regyn0a[8] ; clk ; clk ; None ; None ; None ;
; N/A ; 42.52 MHz ( period = 23.521 ns ) ; addyn1a[1] ; regyn0a[8] ; clk ; clk ; None ; None ; None ;
; N/A ; 43.16 MHz ( period = 23.168 ns ) ; addyn0a[0] ; regyn0a[7] ; clk ; clk ; None ; None ; None ;
; N/A ; 43.20 MHz ( period = 23.149 ns ) ; addxn2a[3] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 43.37 MHz ( period = 23.060 ns ) ; addyn1a[0] ; regyn0a[7] ; clk ; clk ; None ; None ; None ;
; N/A ; 43.42 MHz ( period = 23.029 ns ) ; addyn0a[2] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 43.47 MHz ( period = 23.007 ns ) ; addxn1a[3] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 43.57 MHz ( period = 22.954 ns ) ; addxn2a[2] ; regyn0a[8] ; clk ; clk ; None ; None ; None ;
; N/A ; 43.82 MHz ( period = 22.819 ns ) ; addyn1a[2] ; regyn0a[9] ; clk ; clk ; None ; None ; None ;
; N/A ; 43.88 MHz ( period = 22.792 ns ) ; clken ; regyn0a[0] ; clk ; clk ; None ; None ; None ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -