test2.vhd

来自「matlab在fpga中的应用的三个具体事例」· VHDL 代码 · 共 14 行

--4.2.2  实体（Entity）
Entity test2 is
     port(a : in std_logic;
         b : buffer std_logic;
         c : out std_logic 
        );
     end test2;

     architecture a of test2 is
     begin
        b <= not(a);
        c <= b; --程序在此行没有出错
end a;