📄 fir_top.map.rpt
字号:
|-- ram_lut:Ur1_n
|-- ram_2pt_var:ram
|-- altsyncram:altsyncram_component
|-- altsyncram_rs41:auto_generated
|-- ram_lut:Ur2_n
|-- ram_2pt_var:ram
|-- altsyncram:altsyncram_component
|-- altsyncram_6m41:auto_generated
|-- scale_accum:Usa
|-- ser_ctrl_nc:Usc
|-- ser_shft:Usershft
|-- scale_shft_comb:Usscx
|-- par_ld_ser_tdl_nc:Utdl_0_a
|-- lc_tdl_strat:Utdl_0_n
|-- lc_tdl_strat:Utdl_1_n
|-- lc_tdl_strat:Utdl_2_n
|-- sym_add_ser:sym_0_n
|-- sym_add_ser:sym_1_n
|-- sym_add_ser:sym_2_n
|-- sym_add_ser:sym_3_n
|-- sym_add_ser:sym_4_n
|-- sym_add_ser:sym_5_n
|-- sym_add_ser:sym_6_n
|-- sym_add_ser:sym_7_n
|-- sym_add_ser:sym_8_n
|-- sym_add_ser:sym_9_n
|-- sym_add_ser:sym_10_n
|-- sym_add_ser:sym_11_n
|-- sym_add_ser:sym_12_n
|-- sym_add_ser:sym_13_n
|-- sym_add_ser:sym_14_n
|-- sym_add_ser:sym_15_n
|-- sym_add_ser:sym_16_n
|-- sym_add_ser:sym_17_n
|-- sym_add_ser:sym_18_n
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node ; Logic Cells ; Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+-------------------------------------------------+-------------+-----------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------------------------------------------------------------------------------------------------------------------------+
; |fir_top ; 665 (1) ; 660 ; 6752 ; 0 ; 0 ; 0 ; 0 ; 43 ; 0 ; 5 (1) ; 549 (0) ; 111 (0) ; 62 (0) ; |fir_top ;
; |fir_top_st:fir_top_st_component| ; 664 (0) ; 660 ; 6752 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 4 (0) ; 549 (0) ; 111 (0) ; 62 (0) ; |fir_top|fir_top_st:fir_top_st_component ;
; |lc_tdl_strat:Utdl_0_n| ; 208 (208) ; 208 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 208 (208) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|lc_tdl_strat:Utdl_0_n ;
; |lc_tdl_strat:Utdl_1_n| ; 207 (207) ; 207 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 207 (207) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|lc_tdl_strat:Utdl_1_n ;
; |lc_tdl_strat:Utdl_2_n| ; 52 (52) ; 52 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 52 (52) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|lc_tdl_strat:Utdl_2_n ;
; |par_ld_ser_tdl_nc:Utdl_0_a| ; 14 (14) ; 14 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 1 (1) ; 13 (13) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|par_ld_ser_tdl_nc:Utdl_0_a ;
; |ram_lut:Ur0_n| ; 0 (0) ; 0 ; 3328 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ram_lut:Ur0_n ;
; |ram_2pt_var:ram| ; 0 (0) ; 0 ; 3328 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ram_lut:Ur0_n|ram_2pt_var:ram ;
; |altsyncram:altsyncram_component| ; 0 (0) ; 0 ; 3328 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ram_lut:Ur0_n|ram_2pt_var:ram|altsyncram:altsyncram_component ;
; |altsyncram_qs41:auto_generated| ; 0 (0) ; 0 ; 3328 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ram_lut:Ur0_n|ram_2pt_var:ram|altsyncram:altsyncram_component|altsyncram_qs41:auto_generated ;
; |ram_lut:Ur1_n| ; 0 (0) ; 0 ; 3328 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ram_lut:Ur1_n ;
; |ram_2pt_var:ram| ; 0 (0) ; 0 ; 3328 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ram_lut:Ur1_n|ram_2pt_var:ram ;
; |altsyncram:altsyncram_component| ; 0 (0) ; 0 ; 3328 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ram_lut:Ur1_n|ram_2pt_var:ram|altsyncram:altsyncram_component ;
; |altsyncram_rs41:auto_generated| ; 0 (0) ; 0 ; 3328 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ram_lut:Ur1_n|ram_2pt_var:ram|altsyncram:altsyncram_component|altsyncram_rs41:auto_generated ;
; |ram_lut:Ur2_n| ; 0 (0) ; 0 ; 96 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ram_lut:Ur2_n ;
; |ram_2pt_var:ram| ; 0 (0) ; 0 ; 96 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ram_lut:Ur2_n|ram_2pt_var:ram ;
; |altsyncram:altsyncram_component| ; 0 (0) ; 0 ; 96 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ram_lut:Ur2_n|ram_2pt_var:ram|altsyncram:altsyncram_component ;
; |altsyncram_6m41:auto_generated| ; 0 (0) ; 0 ; 96 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ram_lut:Ur2_n|ram_2pt_var:ram|altsyncram:altsyncram_component|altsyncram_6m41:auto_generated ;
; |sadd:Uaddl_0_n_0_n| ; 14 (14) ; 14 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 14 (14) ; 14 (14) ; |fir_top|fir_top_st:fir_top_st_component|sadd:Uaddl_0_n_0_n ;
; |sadd:Uaddl_0_n_1_n| ; 12 (12) ; 12 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 12 (12) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sadd:Uaddl_0_n_1_n ;
; |sadd:Uaddl_1_n_0_n| ; 15 (15) ; 15 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 15 (15) ; 15 (15) ; |fir_top|fir_top_st:fir_top_st_component|sadd:Uaddl_1_n_0_n ;
; |scale_accum:Usa| ; 49 (49) ; 48 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 (1) ; 16 (16) ; 32 (32) ; 33 (33) ; |fir_top|fir_top_st:fir_top_st_component|scale_accum:Usa ;
; |scale_shft_comb:Usscx| ; 27 (27) ; 27 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 27 (27) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|scale_shft_comb:Usscx ;
; |ser_ctrl_nc:Usc| ; 17 (17) ; 14 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 3 (3) ; 13 (13) ; 1 (1) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ser_ctrl_nc:Usc ;
; |ser_shft:Usershft| ; 12 (12) ; 12 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 12 (12) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|ser_shft:Usershft ;
; |sym_add_ser:sym_0_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_0_n ;
; |sym_add_ser:sym_10_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_10_n ;
; |sym_add_ser:sym_11_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_11_n ;
; |sym_add_ser:sym_12_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_12_n ;
; |sym_add_ser:sym_13_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_13_n ;
; |sym_add_ser:sym_14_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_14_n ;
; |sym_add_ser:sym_15_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_15_n ;
; |sym_add_ser:sym_16_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_16_n ;
; |sym_add_ser:sym_17_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_17_n ;
; |sym_add_ser:sym_18_n| ; 1 (1) ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 1 (1) ; 0 (0) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_18_n ;
; |sym_add_ser:sym_1_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_1_n ;
; |sym_add_ser:sym_2_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_2_n ;
; |sym_add_ser:sym_3_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_3_n ;
; |sym_add_ser:sym_4_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_4_n ;
; |sym_add_ser:sym_5_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_5_n ;
; |sym_add_ser:sym_6_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_6_n ;
; |sym_add_ser:sym_7_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_7_n ;
; |sym_add_ser:sym_8_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_8_n ;
; |sym_add_ser:sym_9_n| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |fir_top|fir_top_st:fir_top_st_component|sym_add_ser:sym_9_n ;
+-------------------------------------------------+-------------+-----------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------------------------------------------------------------------------------------------------------------------------+
+---------------------------------+
; Analysis & Synthesis Equations ;
+---------------------------------+
The equations can be found in c:/developing_classes/acc_quartusii/sd_edits/adv_qii4_0_test2/logiclock/fir/fir_top.map.eqn.
+-----------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Files Read ;
+------------------------------------------------------------------------------------------------------------
; File Name ; Read ;
+----------------------------------------------------------------------------------------------------+------+
; c:/developing_classes/acc_quartusii/sd_edits/adv_qii4_0_test2/logiclock/fir/fir_top.vhd ; Read ;
; c:/developing_classes/acc_quartusii/sd_edits/adv_qii4_0_test2/logiclock/fir/fir_top_st.v ; Read ;
; c:/megacore/fir_compiler-v2.7.1/lib/par_ld_ser_tdl_nc.v ; Read ;
; c:/megacore/fir_compiler-v2.7.1/lib/lc_tdl_strat.v ; Read ;
; c:/megacore/fir_compiler-v2.7.1/lib/sym_add_ser.v ; Read ;
; c:/megacore/fir_compiler-v2.7.1/lib/ram_lut.v ; Read ;
; c:/megacore/fir_compiler-v2.7.1/lib/ram_2pt_var.v ; Read ;
; c:/quartus4_0/libraries/megafunctions/altsyncram.tdf ; Read ;
; c:/developing_classes/acc_quartusii/sd_edits/adv_qii4_0_test2/logiclock/fir/db/altsyncram_qs41.tdf ; Read ;
; c:/developing_classes/acc_quartusii/sd_edits/adv_qii4_0_test2/logiclock/fir/db/altsyncram_rs41.tdf ; Read ;
; c:/developing_classes/acc_quartusii/sd_edits/adv_qii4_0_test2/logiclock/fir/db/altsyncram_6m41.tdf ; Read ;
; c:/megacore/fir_compiler-v2.7.1/lib/sadd.v ; Read ;
; c:/megacore/fir_compiler-v2.7.1/lib/mac_tl.v ; Read ;
; c:/megacore/fir_compiler-v2.7.1/lib/scale_accum.v ; Read ;
; c:/megacore/fir_compiler-v2.7.1/lib/ser_shft.v ; Read ;
; c:/megacore/fir_compiler-v2.7.1/lib/scale_shft_comb.v ; Read ;
; c:/megacore/fir_compiler-v2.7.1/lib/ser_ctrl_nc.v ; Read ;
+----------------------------------------------------------------------------------------------------+------+
+---------------------------------------------+
; Analysis & Synthesis Resource Usage Summary ;
+----------------------------------------------
; Resource ; Usage ;
+-------------------------------+-------------+
; Logic cells ; 665 ;
; Total combinational functions ; 116 ;
; Total registers ; 660 ;
; I/O pins ; 43 ;
; Total memory bits ; 6752 ;
; Maximum fan-out node ; clock ;
; Maximum fan-out ; 698 ;
; Total fan-out ; 1992 ;
; Average fan-out ; 2.67 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -