fir_top_silent_param.txt

Altera FPGA CPLD设计高级篇电子书籍

fc_version   : 2.7.1
blank_gen    : GEN
---new_set---
alpha     : 0
fc1       : 1e+007
fc2       : 3.75e+006
length    : 37
samp_rate : 8e+008
win_type  : NON 
flt_type  : LPF 
---end_set---
coef_bit_width  : 9
coef_conv_sel   : AUTO 
coef_pow2       : FALSE 
coef_sbf_left   : 0
coef_sbf_right  : 8
coef_scale_fact : 20930.6
data_type       : SGN 
in_bit_width    : 12
in_sbf_lt       : 4
in_sbf_rt       : 8
num_ch          : 1
out_calc_basis  : 0
out_full_chk    : 1
out_msb_rad     : MSB_TRN 
out_lsb_rad     : LSB_TRN 
out_lose_lsb    : 5
out_lose_msb    : 4
out_sbf_chk     : 0
out_sbf_left    : 6
out_sbf_right   : 5
arch_coef_out   : 0
arch_struct_sel  : 1
arch_ser_use_esb : 0
arch_data_store  : 0
arch_coef_store  : 2
arch_no_ctrl     : 1
arch_reload_coef : 0
arch_num_mbs     : 2
arch_no_sym      : 0
num_bank_set    : 1
num_mac         : 1
num_cycles      : 1
arch_pipeline   : 0
pipe_depth      : 1
poly_type       : 0
poly_fact       : 1
device_family   : 0
use_dsp_block   : 0
m_file_gen      : 1
mdl_file_gen    : 0
ver_file_gen    : 1
vhdl_file_gen   : 1
vec_file_gen    : 1
vec_clk_per     : 40
mod_param       : 0
blank_num_sys   : 2
rate_ctrl       : RATE_CTRL_OFF 
sys_clk         : 100
pll_mul_factor  : 1
pll_div_factor  : 1
fifo_depth      : 32
use_pll         : 0
fir_bit_width   : 27
num_coef_mem     : 0
coef_mem_width  : 0
coef_mem_addr   : 0