fir_top_coef_2.v

来自「Altera FPGA CPLD设计高级篇电子书籍」· Verilog 代码 · 共 17 行

		//----- ! -------- W A R N I N G -------- ! -----
		//----- ! -------- FIR COMPILER GENERATED FILE --- ! -----
		//---------------------DO NOT ATTEMPT TO MODIFY! -----

//SET1//;
//COEF 16 : 508;
//COEF 17 : 510;
//COEF 18 : 511;

@0	 0
@1	 1fc
@2	 1fe
@3	 3fa
@4	 1ff
@5	 3fb
@6	 3fd
@7	 5f9