📄 data_buffer.fit.rpt
字号:
; Enable INIT_DONE output ; Off ;
; Reserve all unused pins ; As output driving ground ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+--------------------------+
+-------------------+
; Fitter Equations ;
+-------------------+
The equations can be found in D:/prj_D/LogicLock/LogicLock/data_buffer/data_buffer.fit.eqn.
+-----------------+
; Floorplan View ;
+-----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.
+---------------+
; Pin-Out File ;
+---------------+
The pin-out file can be found in D:/prj_D/LogicLock/LogicLock/data_buffer/data_buffer.pin.
+--------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------------------
; Resource ; Usage ;
+-----------------------------+--------------------------+
; Logic cells ; 64 / 10,570 ( < 1 % ) ;
; Registers ; 42 / 12,566 ( < 1 % ) ;
; Total LABs ; 10 / 1,057 ( < 1 % ) ;
; Logic cells in carry chains ; 39 ;
; User inserted logic cells ; 0 ;
; I/O pins ; 21 / 346 ( 6 % ) ;
; -- Clock pins ; 1 / 16 ( 6 % ) ;
; Global signals ; 1 ;
; M512s ; 0 / 94 ( 0 % ) ;
; M4Ks ; 16 / 60 ( 26 % ) ;
; M-RAMs ; 0 / 1 ( 0 % ) ;
; Total memory bits ; 65,536 / 920,448 ( 7 % ) ;
; Total RAM block bits ; 73,728 / 920,448 ( 8 % ) ;
; DSP block 9-bit elements ; 0 / 48 ( 0 % ) ;
; Global clocks ; 1 / 16 ( 6 % ) ;
; Regional clocks ; 0 / 16 ( 0 % ) ;
; Fast regional clocks ; 0 / 8 ( 0 % ) ;
; DIFFIOCLKs ; 0 / 16 ( 0 % ) ;
; SERDES transmitters ; 0 / 44 ( 0 % ) ;
; SERDES receivers ; 0 / 44 ( 0 % ) ;
; Maximum fan-out node ; clock ;
; Maximum fan-out ; 58 ;
; Total fan-out ; 737 ;
; Average fan-out ; 7.23 ;
+-----------------------------+--------------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; LogicLock Region ; Origin ; Width ; Height ; Logic Cells ; Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ;
+------------------+---------+-------+--------+-------------+-----------+---------------+--------------+---------+-----------+-----------+-------+--------------+--------------+-------------------+------------------+-----------------+
; buffer_lock ; X16_Y13 ; 2 ; 16 ; 64 (64) ; 42 (42) ; 65536 (65536) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 22 (22) ; 1 (1) ; 41 (41) ; 39 (39) ;
+------------------+---------+-------+--------+-------------+-----------+---------------+--------------+---------+-----------+-----------+-------+--------------+--------------+-------------------+------------------+-----------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock ; M24 ; 5 ; 53 ; 19 ; 3 ; 58 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data[0] ; N7 ; 2 ; 0 ; 21 ; 3 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data[1] ; B10 ; 3 ; 12 ; 31 ; 3 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data[2] ; C10 ; 3 ; 12 ; 31 ; 2 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data[3] ; E10 ; 3 ; 17 ; 31 ; 4 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data[4] ; B9 ; 3 ; 12 ; 31 ; 5 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data[5] ; C9 ; 3 ; 12 ; 31 ; 1 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data[6] ; E9 ; 3 ; 12 ; 31 ; 4 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; data[7] ; A9 ; 3 ; 12 ; 31 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; rdreq ; G9 ; 3 ; 17 ; 31 ; 3 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
; wrreq ; W10 ; 8 ; 17 ; 0 ; 2 ; 6 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; Fitter ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; Turbo Bit ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+-----------+--------------+------------------+-------------+----------------------+
; empty ; AA10 ; 8 ; 17 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; full ; D10 ; 3 ; 17 ; 31 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; q[0] ; F9 ; 3 ; 17 ; 31 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; q[1] ; G11 ; 3 ; 19 ; 31 ; 5 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; q[2] ; G10 ; 3 ; 17 ; 31 ; 5 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; q[3] ; H10 ; 3 ; 19 ; 31 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; q[4] ; D11 ; 3 ; 19 ; 31 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; q[5] ; P8 ; 2 ; 0 ; 20 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; q[6] ; F10 ; 3 ; 17 ; 31 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
; q[7] ; E11 ; 3 ; 19 ; 31 ; 4 ; no ; no ; no ; no ; no ; no ; no ; Off ; no ; LVTTL ; 24mA ; Off ; Fitter ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+-----------+--------------+------------------+-------------+----------------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+-------------------------------------------------------------
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 0 / 39 ( 0 % ) ; 3.3V ; -- ;
; 2 ; 2 / 39 ( 5 % ) ; 3.3V ; -- ;
; 3 ; 16 / 43 ( 37 % ) ; 3.3V ; -- ;
; 4 ; 1 / 45 ( 2 % ) ; 3.3V ; -- ;
; 5 ; 1 / 39 ( 2 % ) ; 3.3V ; -- ;
; 6 ; 0 / 39 ( 0 % ) ; 3.3V ; -- ;
; 7 ; 0 / 45 ( 0 % ) ; 3.3V ; -- ;
; 8 ; 2 / 44 ( 4 % ) ; 3.3V ; -- ;
; 9 ; 0 / 6 ( 0 % ) ; 3.3V ; -- ;
; 11 ; 0 / 6 ( 0 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -