ledwater.fit.rpt

CPLD VHDL CODE非常好的参考资料

; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 0 pF  ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                            ;
+----------------------------+------------+------+---------------------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name             ;
+----------------------------+------------+------+---------------------------------+
; |ledwater                  ; 35         ; 18   ; |ledwater                       ;
;    |lpm_counter:cnt_rtl_0| ; 23         ; 0    ; |ledwater|lpm_counter:cnt_rtl_0 ;
+----------------------------+------------+------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                       ;
+--------------------------------+----------+---------+--------------+--------+----------------------+------------------+
; Name                           ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------+----------+---------+--------------+--------+----------------------+------------------+
; clk                            ; PIN_83   ; 35      ; Clock        ; yes    ; On                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[0]  ; LC30     ; 34      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[10] ; LC15     ; 24      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[11] ; LC2      ; 23      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[12] ; LC113    ; 22      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[13] ; LC117    ; 21      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[14] ; LC118    ; 20      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[15] ; LC121    ; 19      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[16] ; LC122    ; 18      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[17] ; LC127    ; 17      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[18] ; LC124    ; 16      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[19] ; LC116    ; 15      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[1]  ; LC20     ; 33      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[20] ; LC119    ; 14      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[21] ; LC115    ; 13      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[22] ; LC114    ; 12      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[2]  ; LC19     ; 32      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[3]  ; LC1      ; 31      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[4]  ; LC3      ; 30      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[5]  ; LC4      ; 29      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[6]  ; LC7      ; 28      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[7]  ; LC9      ; 27      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[8]  ; LC10     ; 26      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[9]  ; LC12     ; 25      ; Clock enable ; no     ; --                   ; --               ;
; rst                            ; PIN_1    ; 35      ; Async. clear ; yes    ; On                   ; --               ;
; rst                            ; PIN_1    ; 35      ; Preset       ; no     ; --                   ; --               ;
+--------------------------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_83   ; 35      ; On                   ; --               ;
; rst  ; PIN_1    ; 35      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+------------------------------------------+
; Non-Global High Fan-Out Signals          ;
+--------------------------------+---------+
; Name                           ; Fan-Out ;
+--------------------------------+---------+
; lpm_counter:cnt_rtl_0|dffs[0]  ; 34      ;
; lpm_counter:cnt_rtl_0|dffs[1]  ; 33      ;
; lpm_counter:cnt_rtl_0|dffs[2]  ; 32      ;
; lpm_counter:cnt_rtl_0|dffs[3]  ; 31      ;
; lpm_counter:cnt_rtl_0|dffs[4]  ; 30      ;
; lpm_counter:cnt_rtl_0|dffs[5]  ; 29      ;
; lpm_counter:cnt_rtl_0|dffs[6]  ; 28      ;
; lpm_counter:cnt_rtl_0|dffs[7]  ; 27      ;
; lpm_counter:cnt_rtl_0|dffs[8]  ; 26      ;
; lpm_counter:cnt_rtl_0|dffs[9]  ; 25      ;
; lpm_counter:cnt_rtl_0|dffs[10] ; 24      ;
; lpm_counter:cnt_rtl_0|dffs[11] ; 23      ;
; lpm_counter:cnt_rtl_0|dffs[12] ; 22      ;
; lpm_counter:cnt_rtl_0|dffs[13] ; 21      ;
; lpm_counter:cnt_rtl_0|dffs[14] ; 20      ;
; lpm_counter:cnt_rtl_0|dffs[15] ; 19      ;
; lpm_counter:cnt_rtl_0|dffs[16] ; 18      ;
; lpm_counter:cnt_rtl_0|dffs[17] ; 17      ;
; lpm_counter:cnt_rtl_0|dffs[18] ; 16      ;
; lpm_counter:cnt_rtl_0|dffs[19] ; 15      ;
; lpm_counter:cnt_rtl_0|dffs[20] ; 14      ;
; lpm_counter:cnt_rtl_0|dffs[21] ; 13      ;