i2c.fit.rpt

CPLD VHDL CODE非常好的参考资料

; Fitter Resource Utilization by Entity                                                 ;
+---------------------------------+------------+------+---------------------------------+
; Compilation Hierarchy Node      ; Macrocells ; Pins ; Full Hierarchy Name             ;
+---------------------------------+------------+------+---------------------------------+
; |i2c                            ; 126        ; 25   ; |i2c                            ;
;    |lpm_counter:cnt_scan_rtl_0| ; 12         ; 0    ; |i2c|lpm_counter:cnt_scan_rtl_0 ;
+---------------------------------+------------+------+---------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                       ;
+----------------+----------+---------+--------------+--------+----------------------+------------------+
; Name           ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+----------------+----------+---------+--------------+--------+----------------------+------------------+
; clk            ; PIN_83   ; 70      ; Clock        ; yes    ; On                   ; --               ;
; main_state[0]  ; LC15     ; 45      ; Clock enable ; no     ; --                   ; --               ;
; main_state[1]  ; LC10     ; 43      ; Clock enable ; no     ; --                   ; --               ;
; rst            ; PIN_1    ; 70      ; Async. clear ; yes    ; On                   ; --               ;
; rst            ; PIN_1    ; 70      ; Preset       ; no     ; --                   ; --               ;
; start_delaycnt ; LC3      ; 21      ; Clock enable ; no     ; --                   ; --               ;
+----------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_83   ; 70      ; On                   ; --               ;
; rst  ; PIN_1    ; 70      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+----------------------------------------------+
; Non-Global High Fan-Out Signals              ;
+------------------------------------+---------+
; Name                               ; Fan-Out ;
+------------------------------------+---------+
; inner_state[1]                     ; 55      ;
; inner_state[2]                     ; 53      ;
; i2c_state[0]                       ; 52      ;
; inner_state[3]                     ; 52      ;
; inner_state[0]                     ; 52      ;
; i2c_state[1]                       ; 52      ;
; main_state[0]                      ; 45      ;
; main_state[1]                      ; 43      ;
; i2c_state[2]                       ; 41      ;
; phase3                             ; 34      ;
; phase1                             ; 31      ;
; cnt_delay[1]                       ; 25      ;
; cnt_delay[0]                       ; 25      ;
; cnt_delay[2]                       ; 24      ;
; lpm_counter:cnt_scan_rtl_0|dffs[0] ; 24      ;
; cnt_delay[3]                       ; 23      ;
; cnt_delay[4]                       ; 22      ;
; cnt_delay[5]                       ; 21      ;
; start_delaycnt                     ; 21      ;
; sda_buf                            ; 21      ;
; cnt_delay[6]                       ; 20      ;
; cnt_delay[7]                       ; 19      ;
; cnt_delay[9]                       ; 18      ;
; cnt_delay[8]                       ; 18      ;
; readData_reg[1]                    ; 18      ;
; en_xhdl3[0]                        ; 18      ;
; cnt_delay[11]                      ; 17      ;
; cnt_delay[10]                      ; 17      ;
; readData_reg[2]                    ; 17      ;
; cnt_delay[14]                      ; 16      ;
; cnt_delay[13]                      ; 16      ;
; cnt_delay[12]                      ; 16      ;
; readData_reg[3]                    ; 16      ;
; cnt_delay[15]                      ; 15      ;
; readData_reg[0]                    ; 15      ;
; en_xhdl3[1]                        ; 15      ;
; writeData_reg[1]                   ; 14      ;
; cnt_delay[17]                      ; 13      ;
; cnt_delay[16]                      ; 13      ;
; writeData_reg[0]                   ; 13      ;
; writeData_reg[2]                   ; 13      ;
; writeData_reg[3]                   ; 13      ;
; cnt_delay[18]                      ; 12      ;
; readData_reg[6]                    ; 12      ;
; readData_reg[5]                    ; 12      ;
; readData_reg[4]                    ; 12      ;
; phase0                             ; 12      ;
; cnt_delay[19]                      ; 12      ;
; lpm_counter:cnt_scan_rtl_0|dffs[1] ; 12      ;
; link                               ; 11      ;
+------------------------------------+---------+


+-------------------------------------------------+
; Interconnect Usage Summary                      ;
+----------------------------+--------------------+
; Interconnect Resource Type ; Usage              ;
+----------------------------+--------------------+
; Output enables             ; 1 / 6 ( 16 % )     ;
; PIA buffers                ; 196 / 288 ( 68 % ) ;
; PIAs                       ; 229 / 288 ( 79 % ) ;
+----------------------------+--------------------+