state_machine.hier_info

CPLD VHDL CODE非常好的参考资料

|state_machine
clk => state[1].CLK
clk => state[0].CLK
clk => cnt[23].CLK
clk => cnt[22].CLK
clk => cnt[21].CLK
clk => cnt[20].CLK
clk => cnt[19].CLK
clk => cnt[18].CLK
clk => cnt[17].CLK
clk => cnt[16].CLK
clk => cnt[15].CLK
clk => cnt[14].CLK
clk => cnt[13].CLK
clk => cnt[12].CLK
clk => cnt[11].CLK
clk => cnt[10].CLK
clk => cnt[9].CLK
clk => cnt[8].CLK
clk => cnt[7].CLK
clk => cnt[6].CLK
clk => cnt[5].CLK
clk => cnt[4].CLK
clk => cnt[3].CLK
clk => cnt[2].CLK
clk => cnt[1].CLK
clk => cnt[0].CLK
clk => state[2].CLK
rst => process0~0.IN0
c[0] <= <VCC>
c[1] <= Mux~8.DB_MAX_OUTPUT_PORT_TYPE
c[2] <= Mux~7.DB_MAX_OUTPUT_PORT_TYPE
c[3] <= Mux~6.DB_MAX_OUTPUT_PORT_TYPE
c[4] <= Mux~5.DB_MAX_OUTPUT_PORT_TYPE
c[5] <= Mux~4.DB_MAX_OUTPUT_PORT_TYPE
c[6] <= Mux~3.DB_MAX_OUTPUT_PORT_TYPE
c[7] <= Mux~2.DB_MAX_OUTPUT_PORT_TYPE
en[0] <= <GND>
en[1] <= <GND>
en[2] <= <GND>
en[3] <= <GND>
en[4] <= <GND>
en[5] <= <GND>
en[6] <= <GND>
en[7] <= <GND>