state_machine.fit.rpt

CPLD VHDL CODE非常好的参考资料

; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 0 pF  ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                 ;
+----------------------------+------------+------+--------------------------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name                  ;
+----------------------------+------------+------+--------------------------------------+
; |state_machine             ; 43         ; 22   ; |state_machine                       ;
;    |lpm_counter:cnt_rtl_0| ; 24         ; 0    ; |state_machine|lpm_counter:cnt_rtl_0 ;
+----------------------------+------------+------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                       ;
+--------------------------------+----------+---------+--------------+--------+----------------------+------------------+
; Name                           ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------+----------+---------+--------------+--------+----------------------+------------------+
; clk                            ; PIN_83   ; 27      ; Clock        ; yes    ; On                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[0]  ; LC17     ; 26      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[10] ; LC10     ; 16      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[11] ; LC11     ; 15      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[12] ; LC12     ; 14      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[13] ; LC13     ; 13      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[14] ; LC14     ; 12      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[15] ; LC15     ; 11      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[16] ; LC16     ; 10      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[17] ; LC84     ; 9       ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[18] ; LC87     ; 8       ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[19] ; LC89     ; 7       ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[1]  ; LC1      ; 25      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[20] ; LC90     ; 6       ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[21] ; LC92     ; 5       ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[22] ; LC95     ; 4       ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[23] ; LC96     ; 3       ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[2]  ; LC2      ; 24      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[3]  ; LC3      ; 23      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[4]  ; LC4      ; 22      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[5]  ; LC5      ; 21      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[6]  ; LC6      ; 20      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[7]  ; LC7      ; 19      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[8]  ; LC8      ; 18      ; Clock enable ; no     ; --                   ; --               ;
; lpm_counter:cnt_rtl_0|dffs[9]  ; LC9      ; 17      ; Clock enable ; no     ; --                   ; --               ;
; rst                            ; PIN_1    ; 27      ; Async. clear ; yes    ; On                   ; --               ;
+--------------------------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_83   ; 27      ; On                   ; --               ;
; rst  ; PIN_1    ; 27      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+------------------------------------------+
; Non-Global High Fan-Out Signals          ;
+--------------------------------+---------+
; Name                           ; Fan-Out ;
+--------------------------------+---------+
; lpm_counter:cnt_rtl_0|dffs[0]  ; 26      ;
; lpm_counter:cnt_rtl_0|dffs[1]  ; 25      ;
; lpm_counter:cnt_rtl_0|dffs[2]  ; 24      ;
; lpm_counter:cnt_rtl_0|dffs[3]  ; 23      ;
; lpm_counter:cnt_rtl_0|dffs[4]  ; 22      ;
; lpm_counter:cnt_rtl_0|dffs[5]  ; 21      ;
; lpm_counter:cnt_rtl_0|dffs[6]  ; 20      ;
; lpm_counter:cnt_rtl_0|dffs[7]  ; 19      ;
; lpm_counter:cnt_rtl_0|dffs[8]  ; 18      ;
; lpm_counter:cnt_rtl_0|dffs[9]  ; 17      ;
; lpm_counter:cnt_rtl_0|dffs[10] ; 16      ;
; lpm_counter:cnt_rtl_0|dffs[11] ; 15      ;
; lpm_counter:cnt_rtl_0|dffs[12] ; 14      ;
; lpm_counter:cnt_rtl_0|dffs[13] ; 13      ;
; lpm_counter:cnt_rtl_0|dffs[14] ; 12      ;
; lpm_counter:cnt_rtl_0|dffs[15] ; 11      ;
; lpm_counter:cnt_rtl_0|dffs[16] ; 10      ;
; state[0]                       ; 9       ;
; lpm_counter:cnt_rtl_0|dffs[17] ; 9       ;
; state[1]                       ; 8       ;
; lpm_counter:cnt_rtl_0|dffs[18] ; 8       ;
; state[2]                       ; 7       ;
; lpm_counter:cnt_rtl_0|dffs[19] ; 7       ;
; lpm_counter:cnt_rtl_0|dffs[20] ; 6       ;
; lpm_counter:cnt_rtl_0|dffs[21] ; 5       ;
; lpm_counter:cnt_rtl_0|dffs[22] ; 4       ;
; lpm_counter:cnt_rtl_0|dffs[23] ; 3       ;
; ~GND~7                         ; 1       ;
; ~GND~6                         ; 1       ;
; ~GND~5                         ; 1       ;