sub.fit.rpt

CPLD VHDL CODE非常好的参考资料

; 34       ; 33         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 35       ; 34         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 36       ; 35         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 37       ; 36         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 40       ; 39         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 41       ; 40         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 45       ; 44         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 46       ; 45         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 49       ; 48         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 50       ; 49         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 51       ; 50         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 52       ; 51         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 55       ; 54         ; --       ; c[6]           ; output ; TTL          ;         ; Y               ;
; 56       ; 55         ; --       ; c[2]           ; output ; TTL          ;         ; Y               ;
; 57       ; 56         ; --       ; c[7]           ; output ; TTL          ;         ; Y               ;
; 58       ; 57         ; --       ; c[3]           ; output ; TTL          ;         ; Y               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; c[4]           ; output ; TTL          ;         ; Y               ;
; 61       ; 60         ; --       ; c[0]           ; output ; TTL          ;         ; Y               ;
; 62       ; 61         ; --       ; +TCK           ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; c[5]           ; output ; TTL          ;         ; Y               ;
; 64       ; 63         ; --       ; c[1]           ; output ; TTL          ;         ; Y               ;
; 65       ; 64         ; --       ; en[7]          ; output ; TTL          ;         ; Y               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; en[6]          ; output ; TTL          ;         ; Y               ;
; 68       ; 67         ; --       ; en[5]          ; output ; TTL          ;         ; Y               ;
; 69       ; 68         ; --       ; en[4]          ; output ; TTL          ;         ; Y               ;
; 70       ; 69         ; --       ; en[3]          ; output ; TTL          ;         ; Y               ;
; 71       ; 70         ; --       ; *TDO           ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; en[2]          ; output ; TTL          ;         ; Y               ;
; 74       ; 73         ; --       ; en[1]          ; output ; TTL          ;         ; Y               ;
; 75       ; 74         ; --       ; en[0]          ; output ; TTL          ;         ; Y               ;
; 76       ; 75         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 77       ; 76         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 80       ; 79         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 81       ; 80         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; GND+           ;        ;              ;         ;                 ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 0 pF  ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                     ;
+------------------------------------+------------+------+------------------------------------------------------------------+
; Compilation Hierarchy Node         ; Macrocells ; Pins ; Full Hierarchy Name                                              ;
+------------------------------------+------------+------+------------------------------------------------------------------+
; |sub                               ; 62         ; 28   ; |sub                                                             ;
;    |lpm_add_sub:add_rtl_0|         ; 7          ; 0    ; |sub|lpm_add_sub:add_rtl_0                                       ;
;       |addcore:adder|              ; 7          ; 0    ; |sub|lpm_add_sub:add_rtl_0|addcore:adder                         ;
;          |a_csnbuffer:result_node| ; 7          ; 0    ; |sub|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node ;
+------------------------------------+------------+------+------------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                       ;
+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; b[0]                                                                        ; 59      ;
; b[2]                                                                        ; 57      ;
; a[2]                                                                        ; 57      ;
; a[0]                                                                        ; 57      ;
; b[1]                                                                        ; 56      ;
; a[1]                                                                        ; 54      ;
; b[3]                                                                        ; 44      ;
; a[3]                                                                        ; 44      ;
; lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|sout_node[4]~39 ; 2       ;
; lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~30 ; 2       ;
; lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|sout_node[2]~25 ; 2       ;
; lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|sout_node[1]~24 ; 2       ;
; Mux~1290bal                                                                 ; 1       ;
; Mux~1295bal                                                                 ; 1       ;
; Mux~1156bal                                                                 ; 1       ;
; Mux~1259sexp5                                                               ; 1       ;
; Mux~1113sexp5                                                               ; 1       ;
; Mux~1113sexp4                                                               ; 1       ;
; Mux~1113sexp3                                                               ; 1       ;
; Mux~1113sexp2                                                               ; 1       ;
; Mux~1113sexp1                                                               ; 1       ;
; Mux~1107sexp5                                                               ; 1       ;