clock.fit.rpt

CPLD VHDL CODE非常好的参考资料

+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                       ;
+---------------------------------------+------------+------+---------------------------------------------------------------------------------+
; Compilation Hierarchy Node            ; Macrocells ; Pins ; Full Hierarchy Name                                                             ;
+---------------------------------------+------------+------+---------------------------------------------------------------------------------+
; |clock                                ; 114        ; 22   ; |clock                                                                          ;
;    |decode47:inst6|                   ; 7          ; 0    ; |clock|decode47:inst6                                                           ;
;    |fen100:inst2|                     ; 18         ; 0    ; |clock|fen100:inst2                                                             ;
;    |fen1:inst|                        ; 41         ; 0    ; |clock|fen1:inst                                                                ;
;       |lpm_add_sub:add_rtl_1|         ; 6          ; 0    ; |clock|fen1:inst|lpm_add_sub:add_rtl_1                                          ;
;          |addcore:adder[2]|           ; 5          ; 0    ; |clock|fen1:inst|lpm_add_sub:add_rtl_1|addcore:adder[2]                         ;
;             |a_csnbuffer:result_node| ; 5          ; 0    ; |clock|fen1:inst|lpm_add_sub:add_rtl_1|addcore:adder[2]|a_csnbuffer:result_node ;
;          |addcore:adder[3]|           ; 1          ; 0    ; |clock|fen1:inst|lpm_add_sub:add_rtl_1|addcore:adder[3]                         ;
;             |a_csnbuffer:result_node| ; 1          ; 0    ; |clock|fen1:inst|lpm_add_sub:add_rtl_1|addcore:adder[3]|a_csnbuffer:result_node ;
;    |fen24:inst4|                      ; 8          ; 0    ; |clock|fen24:inst4                                                              ;
;    |fen60:inst3|                      ; 10         ; 0    ; |clock|fen60:inst3                                                              ;
;    |fen60:inst7|                      ; 10         ; 0    ; |clock|fen60:inst7                                                              ;
;    |sel:inst5|                        ; 19         ; 0    ; |clock|sel:inst5                                                                ;
+---------------------------------------+------------+------+---------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                  ;
+-------------------+----------+---------+----------------------+--------+----------------------+------------------+
; Name              ; Location ; Fan-Out ; Usage                ; Global ; Global Resource Used ; Global Line Name ;
+-------------------+----------+---------+----------------------+--------+----------------------+------------------+
; clk               ; PIN_83   ; 42      ; Clock                ; yes    ; On                   ; --               ;
; fen100:inst2|qout ; LC114    ; 15      ; Clock                ; no     ; --                   ; --               ;
; fen1:inst|qout    ; LC103    ; 9       ; Clock                ; no     ; --                   ; --               ;
; fen60:inst3|carry ; LC34     ; 11      ; Clock                ; no     ; --                   ; --               ;
; fen60:inst7|carry ; LC50     ; 10      ; Clock                ; no     ; --                   ; --               ;
; rst               ; PIN_1    ; 85      ; Async. clear         ; yes    ; On                   ; --               ;
; rst               ; PIN_1    ; 85      ; Clock enable, Preset ; no     ; --                   ; --               ;
+-------------------+----------+---------+----------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_83   ; 42      ; On                   ; --               ;
; rst  ; PIN_1    ; 85      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------+----------+
; Name                 ; Fan-Out  ;
+----------------------+----------+
; fen100:inst2|cnt[0]  ; 53       ;
; fen1:inst|cnt[1]     ; 37       ;
; fen1:inst|cnt[2]     ; 36       ;
; fen1:inst|cnt[4]     ; 35       ;
; fen1:inst|cnt[3]     ; 35       ;
; fen1:inst|cnt[5]     ; 34       ;
; fen1:inst|cnt[6]     ; 33       ;
; fen1:inst|cnt[7]     ; 32       ;
; fen1:inst|cnt[9]     ; 30       ;
; fen1:inst|cnt[8]     ; 30       ;
; fen1:inst|cnt[10]    ; 29       ;
; fen1:inst|cnt[13]    ; 28       ;
; fen1:inst|cnt[12]    ; 28       ;
; fen1:inst|cnt[11]    ; 28       ;
; fen1:inst|cnt[15]    ; 27       ;
; fen1:inst|cnt[14]    ; 27       ;
; fen1:inst|cnt[16]    ; 24       ;
; fen1:inst|cnt[18]    ; 23       ;
; fen1:inst|cnt[17]    ; 23       ;
; fen1:inst|cnt[19]    ; 21       ;
; fen1:inst|cnt[20]    ; 19       ;
; sel:inst5|cnt[0]     ; 18       ;
; fen1:inst|cnt[23]    ; 17       ;
; fen1:inst|cnt[22]    ; 17       ;
; fen1:inst|cnt[21]    ; 17       ;
; sel:inst5|cnt[1]     ; 17       ;
; sel:inst5|cnt[2]     ; 16       ;
; fen100:inst2|cnt[1]  ; 16       ;
; fen100:inst2|qout    ; 15       ;
; fen100:inst2|cnt[2]  ; 15       ;
; fen1:inst|cnt[24]    ; 14       ;
; fen100:inst2|cnt[3]  ; 14       ;
; fen1:inst|cnt[25]    ; 13       ;
; fen100:inst2|cnt[5]  ; 13       ;
; fen100:inst2|cnt[4]  ; 13       ;
; fen100:inst2|cnt[6]  ; 12       ;
; fen60:inst7|tem1[1]  ; 11       ;
; fen60:inst3|carry    ; 11       ;
; fen60:inst3|tem1[0]  ; 11       ;
; fen100:inst2|cnt[9]  ; 11       ;
; fen100:inst2|cnt[8]  ; 11       ;