clock.fit.rpt

CPLD VHDL CODE非常好的参考资料

; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/work_room/EDA/Mars-7128-S Altera CPLD开发板/示例程序/VHDL/综合实验/数字时钟/clock.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/work_room/EDA/Mars-7128-S Altera CPLD开发板/示例程序/VHDL/综合实验/数字时钟/clock.pin.


+----------------------------------------------------+
; Fitter Resource Usage Summary                      ;
+-------------------------------+--------------------+
; Resource                      ; Usage              ;
+-------------------------------+--------------------+
; Logic cells                   ; 114 / 128 ( 89 % ) ;
; Registers                     ; 83 / 128 ( 64 % )  ;
; Number of pterms used         ; 298                ;
; User inserted logic elements  ; 0                  ;
; I/O pins                      ; 22 / 68 ( 32 % )   ;
;     -- Clock pins             ; 1 / 2 ( 50 % )     ;
;     -- Dedicated input pins   ; 1 / 2 ( 50 % )     ;
; Global signals                ; 2                  ;
; Shareable expanders           ; 0 / 128 ( 0 % )    ;
; Parallel expanders            ; 12 / 120 ( 10 % )  ;
; Cells using turbo bit         ; 114 / 128 ( 89 % ) ;
; Maximum fan-out node          ; rst                ;
; Maximum fan-out               ; 85                 ;
; Total fan-out                 ; 1353               ;
; Average fan-out               ; 9.95               ;
+-------------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                 ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; clk  ; 83    ; --       ; --  ; 42                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; rst  ; 1     ; --       ; --  ; 85                    ; 0                  ; yes    ; no             ; TTL          ; User                 ;
+------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                         ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; Name   ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load        ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; seg[0] ; 61    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[1] ; 64    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[2] ; 56    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[3] ; 58    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[4] ; 60    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[5] ; 63    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[6] ; 55    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[7] ; 57    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; sel[0] ; 75    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; sel[1] ; 74    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; sel[2] ; 73    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; sel[3] ; 70    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; sel[4] ; 69    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; sel[5] ; 68    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; sel[6] ; 67    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; sel[7] ; 65    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; rst            ; input  ; TTL          ;         ; Y               ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 5        ; 4          ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 6        ; 5          ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 9        ; 8          ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 10       ; 9          ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 11       ; 10         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 12       ; 11         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; +TDI           ; input  ; TTL          ;         ; N               ;
; 15       ; 14         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 16       ; 15         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 17       ; 16         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 18       ; 17         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;