z80.txt

sdcc是为51等小型嵌入式cpu设计的c语言编译器支持数种不同类型的cpu

CB 7F	      *	BIT	7,A
CB 80	      *	RES	0,B
CB 81	      *	RES	0,C
CB 82	      *	RES	0,D
CB 83	      *	RES	0,E
CB 84	      *	RES	0,H
CB 85	      *	RES	0,L
CB 86	      *	RES	0,(HL)
CB 87	      *	RES	0,A
CB 88	      *	RES	1,B
CB 89	      *	RES	1,C
CB 8A	      *	RES	1,D
CB 8B	      *	RES	1,E
CB 8C	      *	RES	1,H
CB 8D	      *	RES	1,L
CB 8E	      *	RES	1,(HL)
CB 8F	      *	RES	1,A
CB 90	      *	RES	2,B
CB 91	      *	RES	2,C
CB 92	      *	RES	2,D
CB 93	      *	RES	2,E
CB 94	      *	RES	2,H
CB 95	      *	RES	2,L
CB 96	      *	RES	2,(HL)
CB 97	      *	RES	2,A
CB 98	      *	RES	3,B
CB 99	      *	RES	3,C
CB 9A	      *	RES	3,D
CB 9B	      *	RES	3,E
CB 9C	      *	RES	3,H
CB 9D	      *	RES	3,L
CB 9E	      *	RES	3,(HL)
CB 9F	      *	RES	3,A
CB A0	      *	RES	4,B
CB A1	      *	RES	4,C
CB A2	      *	RES	4,D
CB A3	      *	RES	4,E
CB A4	      *	RES	4,H
CB A5	      *	RES	4,L
CB A6	      *	RES	4,(HL)
CB A7	      *	RES	4,A
CB A8	      *	RES	5,B
CB A9	      *	RES	5,C
CB AA	      *	RES	5,D
CB AB	      *	RES	5,E
CB AC	      *	RES	5,H
CB AD	      *	RES	5,L
CB AE	      *	RES	5,(HL)
CB AF	      *	RES	5,A
CB B0	      *	RES	6,B
CB B1	      *	RES	6,C
CB B2	      *	RES	6,D
CB B3	      *	RES	6,E
CB B4	      *	RES	6,H
CB B5	      *	RES	6,L
CB B6	      *	RES	6,(HL)
CB B7	      *	RES	6,A
CB B8	      *	RES	7,B
CB B9	      *	RES	7,C
CB BA	      *	RES	7,D
CB BB	      *	RES	7,E
CB BC	      *	RES	7,H
CB BD	      *	RES	7,L
CB BE	      *	RES	7,(HL)
CB BF	      *	RES	7,A
CB C0	      *	SET	0,B
CB C1	      *	SET	0,C
CB C2	      *	SET	0,D
CB C3	      *	SET	0,E
CB C4	      *	SET	0,H
CB C5	      *	SET	0,L
CB C6	      *	SET	0,(HL)
CB C7	      *	SET	0,A
CB C8	      *	SET	1,B
CB C9	      *	SET	1,C
CB CA	      *	SET	1,D
CB CB	      *	SET	1,E
CB CC	      *	SET	1,H
CB CD	      *	SET	1,L
CB CE	      *	SET	1,(HL)
CB CF	      *	SET	1,A
CB D0	      *	SET	2,B
CB D1	      *	SET	2,C
CB D2	      *	SET	2,D
CB D3	      *	SET	2,E
CB D4	      *	SET	2,H
CB D5	      *	SET	2,L
CB D6	      *	SET	2,(HL)
CB D7	      *	SET	2,A
CB D8	      *	SET	3,B
CB D9	      *	SET	3,C
CB DA	      *	SET	3,D
CB DB	      *	SET	3,E
CB DC	      *	SET	3,H
CB DD	      *	SET	3,L
CB DE	      *	SET	3,(HL)
CB DF	      *	SET	3,A
CB E0	      *	SET	4,B
CB E1	      *	SET	4,C
CB E2	      *	SET	4,D
CB E3	      *	SET	4,E
CB E4	      *	SET	4,H
CB E5	      *	SET	4,L
CB E6	      *	SET	4,(HL)
CB E7	      *	SET	4,A
CB E8	      *	SET	5,B
CB E9	      *	SET	5,C
CB EA	      *	SET	5,D
CB EB	      *	SET	5,E
CB EC	      *	SET	5,H
CB ED	      *	SET	5,L
CB EE	      *	SET	5,(HL)
CB EF	      *	SET	5,A
CB F0	      *	SET	6,B
CB F1	      *	SET	6,C
CB F2	      *	SET	6,D
CB F3	      *	SET	6,E
CB F4	      *	SET	6,H
CB F5	      *	SET	6,L
CB F6	      *	SET	6,(HL)
CB F7	      *	SET	6,A
CB F8	      *	SET	7,B
CB F9	      *	SET	7,C
CB FA	      *	SET	7,D
CB FB	      *	SET	7,E
CB FC	      *	SET	7,H
CB FD	      *	SET	7,L
CB FE	      *	SET	7,(HL)
CB FF	      *	SET	7,A
CC nnnn		CALL	Z,nnnn
CD nnnn		CALL	nnnn
CE nn		ADC	A,nn
CF		RST	8
D0		RET	NC
D1		POP	DE
D2 nnnn		JP	NC,nnnn
D3 nn		OUT	(nn),A
D4 nnnn		CALL	NC,nnnn
D5		PUSH	DE
D6 nn		SUB	nn
D7		RST	10H
D8		RET	C
D9	      *	EXX
DA nnnn		JP	C,nnnn
DB nn		IN	A,(nn)
DC nnnn		CALL	C,nnnn
All other DD combinations not listed below:
 DD is ignored, all following bytes are treated as instructions
DD 09	      *	ADD	IX,BC
DD 19	      *	ADD	IX,DE
DD 21 nnnn    *	LD	IX,nnnn
DD 22 nnnn    *	LD	(nnnn),IX
DD 23	      *	INC	IX
DD 24	      /	INC	HX
DD 25	      /	DEC	HX
DD 26 nn      /	LD	HX,nn
DD 29	      *	ADD	IX,IX
DD 2A nnnn    *	LD	IX,(nnnn)
DD 2B	      *	DEC	IX
DD 2C	      /	INC	LX
DD 2D	      /	DEC	LX
DD 2E nn      /	LD	LX,nn
DD 34 dd      *	INC	(IX+dd)
DD 35 dd      *	DEC	(IX+dd)
DD 36 dd nn   *	LD	(IX+dd),nn
DD 39	      *	ADD	IX,SP
DD 44	      /	LD	B,HX
DD 45	      /	LD	B,LX
DD 46 dd      *	LD	B,(IX+dd)
DD 4C	      /	LD	C,HX
DD 4D	      /	LD	C,LX
DD 4E dd      *	LD	C,(IX+dd)
DD 54	      /	LD	D,HX
DD 55	      /	LD	D,LX
DD 56 dd      *	LD	D,(IX+dd)
DD 5C	      /	LD	E,H
DD 5D	      /	LD	E,L
DD 5E dd      *	LD	E,(IX+dd)
DD 60	      /	LD	HX,B
DD 61	      /	LD	HX,C
DD 62	      /	LD	HX,D
DD 63	      /	LD	HX,E
DD 64	      /	LD	HX,HX
DD 65	      /	LD	HX,LX
DD 66 dd      *	LD	H,(IX+dd)
DD 67	      /	LD	HX,A
DD 68	      /	LD	LX,B
DD 69	      /	LD	LX,C
DD 6A	      /	LD	LX,D
DD 6B	      /	LD	LX,E
DD 6C	      /	LD	LX,HX
DD 6D	      /	LD	LX,LX
DD 6E dd      *	LD	L,(IX+dd)
DD 6F	      /	LD	LX,A
DD 70 dd      *	LD	(IX+dd),B
DD 71 dd      *	LD	(IX+dd),C
DD 72 dd      *	LD	(IX+dd),D
DD 73 dd      *	LD	(IX+dd),E
DD 74 dd      *	LD	(IX+dd),H
DD 75 dd      *	LD	(IX+dd),L
DD 77 dd      *	LD	(IX+dd),A
DD 7C	      /	LD	A,HX
DD 7D	      /	LD	A,LX
DD 7E dd      *	LD	A,(IX+dd)
DD 84	      /	ADD	A,HX
DD 85	      /	ADD	A,LX
DD 86 dd      *	ADD	A,(IX+dd)  /* add +dd, kpb */
DD 8C	      /	ADC	A,HX
DD 8D	      /	ADC	A,LX
DD 8E dd      *	ADC	A,(IX+dd)  /* add +dd, kpb */
DD 94	      /	SUB	HX
DD 95	      /	SUB	LX
DD 96 dd      *	SUB	(IX+dd)
DD 9C	      /	SBC	A,HX
DD 9D	      /	SBC	A,LX
DD 9E dd      *	SBC	A,(IX+dd)
DD A4	      /	AND	HX
DD A5	      /	AND	LX
DD A6 dd      *	AND	(IX+dd)
DD AC	      /	XOR	HX
DD AD	      /	XOR	LX
DD AE dd      *	XOR	(IX+dd)
DD B4	      /	OR	HX
DD B5	      /	OR	LX
DD B6 dd      *	OR	(IX+dd)
DD BC	      /	CP	HX
DD BD	      /	CP	LX
DD BE dd      *	CP	(IX+dd)
DD CB dd 00   /	RLC	(IX+dd)->B	result is placed in a register
DD CB dd 01   /	RLC	(IX+dd)->C	additionally
DD CB dd 02   /	RLC	(IX+dd)->D
DD CB dd 03   /	RLC	(IX+dd)->E
DD CB dd 04   /	RLC	(IX+dd)->H
DD CB dd 05   /	RLC	(IX+dd)->L
DD CB dd 06   *	RLC	(IX+dd)
DD CB dd 07   /	RLC	(IX+dd)->A
DD CB dd 08   /	RRC	(IX+dd)->B
DD CB dd 09   /	RRC	(IX+dd)->C
DD CB dd 0A   /	RRC	(IX+dd)->D
DD CB dd 0B   /	RRC	(IX+dd)->E
DD CB dd 0C   /	RRC	(IX+dd)->H
DD CB dd 0D   /	RRC	(IX+dd)->L
DD CB dd 0E   *	RRC	(IX+dd)
DD CB dd 0F   /	RRC	(IX+dd)->A
DD CB dd 10   /	RL	(IX+dd)->B
DD CB dd 11   /	RL	(IX+dd)->C
DD CB dd 12   /	RL	(IX+dd)->D
DD CB dd 13   /	RL	(IX+dd)->E
DD CB dd 14   /	RL	(IX+dd)->H
DD CB dd 15   /	RL	(IX+dd)->L
DD CB dd 16   *	RL	(IX+dd)
DD CB dd 17   /	RL	(IX+dd)->A
DD CB dd 18   /	RR	(IX+dd)->B
DD CB dd 19   /	RR	(IX+dd)->C
DD CB dd 1A   /	RR	(IX+dd)->D
DD CB dd 1B   /	RR	(IX+dd)->E
DD CB dd 1C   /	RR	(IX+dd)->H
DD CB dd 1D   /	RR	(IX+dd)->L
DD CB dd 1E   *	RR	(IX+dd)
DD CB dd 1F   /	RR	(IX+dd)->A
DD CB dd 20   /	SLA	(IX+dd)->B
DD CB dd 21   /	SLA	(IX+dd)->C
DD CB dd 22   /	SLA	(IX+dd)->D
DD CB dd 23   /	SLA	(IX+dd)->E
DD CB dd 24   /	SLA	(IX+dd)->H
DD CB dd 25   /	SLA	(IX+dd)->L
DD CB dd 26   *	SLA	(IX+dd)
DD CB dd 27   /	SLA	(IX+dd)->A
DD CB dd 28   /	SRA	(IX+dd)->B
DD CB dd 29   /	SRA	(IX+dd)->C
DD CB dd 2A   /	SRA	(IX+dd)->D
DD CB dd 2B   /	SRA	(IX+dd)->E
DD CB dd 2C   /	SRA	(IX+dd)->H
DD CB dd 2D   /	SRA	(IX+dd)->L
DD CB dd 2E   *	SRA	(IX+dd)
DD CB dd 2F   /	SRA	(IX+dd)->A
DD CB dd 30   /	SLIA	(IX+dd)->B
DD CB dd 31   /	SLIA	(IX+dd)->C
DD CB dd 32   /	SLIA	(IX+dd)->D
DD CB dd 33   /	SLIA	(IX+dd)->E
DD CB dd 34   /	SLIA	(IX+dd)->H
DD CB dd 35   /	SLIA	(IX+dd)->L
DD CB dd 36   /	SLIA	(IX+dd)
DD CB dd 37   /	SLIA	(IX+dd)->A
DD CB dd 38   /	SRL	(IX+dd)->B
DD CB dd 39   /	SRL	(IX+dd)->C
DD CB dd 3A   /	SRL	(IX+dd)->D
DD CB dd 3B   /	SRL	(IX+dd)->E
DD CB dd 3C   /	SRL	(IX+dd)->H
DD CB dd 3D   /	SRL	(IX+dd)->L
DD CB dd 3E   *	SRL	(IX+dd)
DD CB dd 3F   /	SRL	(IX+dd)->A
DD CB dd 46   *	BIT	0,(IX+dd)	all other BIT combinations
DD CB dd 4E   *	BIT	1,(IX+dd)	react like the documented ones
DD CB dd 56   *	BIT	2,(IX+dd)	because there is no write
DD CB dd 5E   *	BIT	3,(IX+dd)
DD CB dd 66   *	BIT	4,(IX+dd)
DD CB dd 6E   *	BIT	5,(IX+dd)
DD CB dd 76   *	BIT	6,(IX+dd)
DD CB dd 7E   *	BIT	7,(IX+dd)
DD CB dd 80   /	RES	0,(IX+dd)->B
DD CB dd 81   /	RES	0,(IX+dd)->C
DD CB dd 82   /	RES	0,(IX+dd)->D
DD CB dd 83   /	RES	0,(IX+dd)->E
DD CB dd 84   /	RES	0,(IX+dd)->H
DD CB dd 85   /	RES	0,(IX+dd)->L
DD CB dd 86   *	RES	0,(IX+dd)
DD CB dd 87   /	RES	0,(IX+dd)->A
DD CB dd 88   /	RES	1,(IX+dd)->B
DD CB dd 89   /	RES	1,(IX+dd)->C
DD CB dd 8A   /	RES	1,(IX+dd)->D
DD CB dd 8B   /	RES	1,(IX+dd)->E
DD CB dd 8C   /	RES	1,(IX+dd)->H
DD CB dd 8D   /	RES	1,(IX+dd)->L
DD CB dd 8E   *	RES	1,(IX+dd)
DD CB dd 8F   /	RES	1,(IX+dd)->A
DD CB dd 90   /	RES	2,(IX+dd)->B
DD CB dd 91   /	RES	2,(IX+dd)->C
DD CB dd 92   /	RES	2,(IX+dd)->D
DD CB dd 93   /	RES	2,(IX+dd)->E
DD CB dd 94   /	RES	2,(IX+dd)->H
DD CB dd 95   /	RES	2,(IX+dd)->L
DD CB dd 96   *	RES	2,(IX+dd)
DD CB dd 97   /	RES	2,(IX+dd)->A
DD CB dd 98   /	RES	3,(IX+dd)->B
DD CB dd 99   /	RES	3,(IX+dd)->C
DD CB dd 9A   /	RES	3,(IX+dd)->D
DD CB dd 9B   /	RES	3,(IX+dd)->E
DD CB dd 9C   /	RES	3,(IX+dd)->H
DD CB dd 9D   /	RES	3,(IX+dd)->L
DD CB dd 9E   *	RES	3,(IX+dd)
DD CB dd 9F   /	RES	3,(IX+dd)->A
DD CB dd A0   /	RES	4,(IX+dd)->B
DD CB dd A1   /	RES	4,(IX+dd)->C
DD CB dd A2   /	RES	4,(IX+dd)->D
DD CB dd A3   /	RES	4,(IX+dd)->E
DD CB dd A4   /	RES	4,(IX+dd)->H
DD CB dd A5   /	RES	4,(IX+dd)->L
DD CB dd A6   *	RES	4,(IX+dd)
DD CB dd A7   /	RES	4,(IX+dd)->A
DD CB dd A8   /	RES	5,(IX+dd)->B
DD CB dd A9   /	RES	5,(IX+dd)->C
DD CB dd AA   /	RES	5,(IX+dd)->D
DD CB dd AB   /	RES	5,(IX+dd)->E
DD CB dd AC   /	RES	5,(IX+dd)->H
DD CB dd AD   /	RES	5,(IX+dd)->L
DD CB dd AE   *	RES	5,(IX+dd)
DD CB dd AF   /	RES	5,(IX+dd)->A
DD CB dd B0   /	RES	6,(IX+dd)->B
DD CB dd B1   /	RES	6,(IX+dd)->C
DD CB dd B2   /	RES	6,(IX+dd)->D