📄 mb90425.asm
字号:
/* FFMC-16 IO-MAP HEADER FILE */
/* ========================== */
/* CREATED BY IO-WIZARD V2.8 */
/* DATE: 8/16/2002 TIME: 4:31:28 PM */
/* *********************************************************** */
/* FUJITSU MIKROELEKTRONIK GMBH */
/* Am Siebenstein 6-10, 63303 Dreieich */
/* Tel.:++49/6103/690-0,Fax - 122 */
/* */
/* The following software is for demonstration purposes only. */
/* It is not fully tested, nor validated in order to fullfill */
/* its task under all circumstances. Therefore, this software */
/* or any part of it must only be used in an evaluation */
/* laboratory environment. */
/* This software is subject to the rules of our standard */
/* DISCLAIMER, that is delivered with our SW-tools (on the CD */
/* "Micros Documentation & Software V3.0" see "\START.HTM" or */
/* see our Internet Page - */
/* http://www.fujitsu-ede.com/products/micro/disclaimer.html */
/* *********************************************************** */
/* History: */
/* Date Version Author Description */
/* 06.04.00 1.0 VSA created */
/* 13.04.00 1.1 VSA ... */
/* 08.06.00 1.2 WP ... */
/* 03.07.00 1.3 VSA ADC unit included */
/* 01.11.00 1.4 NMP ADC Structure realigned */
/* 08.11.00 1.5 NMP Input Capture TCCS_ICLR register bit corrected */
/* ICS23 register bit description correction */
/* 22.07.02 1.6 HW new adc_01.h, icr.h (RMW-Problem) */
/* 16.08.02 1.7 JR Typo: 0038 SMC1 must be SMR1 */
.PROGRAM MB90420
.TITLE MB90420
;------------------------
; IO-AREA DEFINITIONS :
;------------------------
.section IOBASE, IO, locate=0x0000 ; /* PORT DATA Registers */
.GLOBAL __pdr0, __pdr1, __pdr3, __pdr4, __pdr5, __pdr6
.GLOBAL __pdr7, __pdr8, __pdr9, __ddr0, __ddr1, __ddr3
.GLOBAL __ddr4, __ddr5, __ddr6, __ddr7, __ddr8, __ddr9
.GLOBAL __ader, __adcs, __adcsl, __adcsh, __adcr, __adcrl
.GLOBAL __adcrh, __cpclr, __tcdt, __tccs, __tccsl, __tccsh
.GLOBAL __pcnt0, __pcntl0, __pcnth0, __pcnt1, __pcntl1, __pcnth1
.GLOBAL __pcnt2, __pcntl2, __pcnth2, __enir, __eirr, __elvr
.GLOBAL __elvrl, __elvrh, __smr0, __scr0, __sidr0, __sodr0
.GLOBAL __ssr0, __smr1, __scr1, __sidr1, __sodr1, __ssr1
.GLOBAL __cdcr0, __cwucr, __cdcr1, __canl0, __tmcsr0, __tmcsr0l
.GLOBAL __tmcsr0h, __tmr0, __tmrlr0, __tmcsr1, __tmcsr1l, __tmcsr1h
.GLOBAL __tmr1, __tmrlr1, __wtcr, __wtcrl, __wtcrh, __sgcr
.GLOBAL __sgcrl, __sgcrh, __sgfr, __sfar, __sgdr, __sgtr
.GLOBAL __ipcp0, __ipcp1, __ipcp2, __ipcp3, __ics01, __ics23
.GLOBAL __lcr, __lcrl, __lcrh, __lvrc, __romm, __canl1
.GLOBAL __pwc0, __pwc1, __pwc2, __pwc3, __pacsr, __dirr
.GLOBAL __lpmcr, __ckscr, __wdtc, __tbtc, __wtc, __fmcs
.GLOBAL __icr
__pdr0 .res.b 1 ;000000 /* PORT DATA Registers */
PDR0 .equ 0x0000
__pdr1 .res.b 1 ;000001
PDR1 .equ 0x0001
.org 0x0003
__pdr3 .res.b 1 ;000003
PDR3 .equ 0x0003
__pdr4 .res.b 1 ;000004
PDR4 .equ 0x0004
__pdr5 .res.b 1 ;000005
PDR5 .equ 0x0005
__pdr6 .res.b 1 ;000006
PDR6 .equ 0x0006
__pdr7 .res.b 1 ;000007
PDR7 .equ 0x0007
__pdr8 .res.b 1 ;000008
PDR8 .equ 0x0008
__pdr9 .res.b 1 ;000009
PDR9 .equ 0x0009
.org 0x0010
__ddr0 .res.b 1 ;000010 /* PORT DIR */
DDR0 .equ 0x0010
__ddr1 .res.b 1 ;000011
DDR1 .equ 0x0011
.org 0x0013
__ddr3 .res.b 1 ;000013
DDR3 .equ 0x0013
__ddr4 .res.b 1 ;000014
DDR4 .equ 0x0014
__ddr5 .res.b 1 ;000015
DDR5 .equ 0x0015
__ddr6 .res.b 1 ;000016
DDR6 .equ 0x0016
__ddr7 .res.b 1 ;000017
DDR7 .equ 0x0017
__ddr8 .res.b 1 ;000018
DDR8 .equ 0x0018
__ddr9 .res.b 1 ;000019
DDR9 .equ 0x0019
__ader .res.b 1 ;00001A /* AnalogInputEnable Port 5 */
ADER .equ 0x001A
.org 0x0020
__adcs .res.b 2 ;000020 /* */
ADCS .equ 0x0020
.org 0x0020
__adcsl .res.b 1 ;000020
ADCSL .equ 0x0020
__adcsh .res.b 1 ;000021
ADCSH .equ 0x0021
__adcr .res.b 2 ;000022
ADCR .equ 0x0022
.org 0x0022
__adcrl .res.b 1 ;000022
ADCRL .equ 0x0022
__adcrh .res.b 1 ;000023
ADCRH .equ 0x0023
__cpclr .res.b 2 ;000024
CPCLR .equ 0x0024
__tcdt .res.b 2 ;000026
TCDT .equ 0x0026
__tccs .res.b 2 ;000028
TCCS .equ 0x0028
.org 0x0028
__tccsl .res.b 1 ;000028
TCCSL .equ 0x0028
__tccsh .res.b 1 ;000029
TCCSH .equ 0x0029
__pcnt0 .res.b 2 ;00002A
PCNT0 .equ 0x002A
.org 0x002A
__pcntl0 .res.b 1 ;00002A
PCNTL0 .equ 0x002A
__pcnth0 .res.b 1 ;00002B
PCNTH0 .equ 0x002B
__pcnt1 .res.b 2 ;00002C
PCNT1 .equ 0x002C
.org 0x002C
__pcntl1 .res.b 1 ;00002C
PCNTL1 .equ 0x002C
__pcnth1 .res.b 1 ;00002D
PCNTH1 .equ 0x002D
__pcnt2 .res.b 2 ;00002E
PCNT2 .equ 0x002E
.org 0x002E
__pcntl2 .res.b 1 ;00002E
PCNTL2 .equ 0x002E
__pcnth2 .res.b 1 ;00002F
PCNTH2 .equ 0x002F
__enir .res.b 1 ;000030 /* DTP, External Interrupts */
ENIR .equ 0x0030
__eirr .res.b 1 ;000031
EIRR .equ 0x0031
__elvr .res.b 2 ;000032
ELVR .equ 0x0032
.org 0x0032
__elvrl .res.b 1 ;000032
ELVRL .equ 0x0032
__elvrh .res.b 1 ;000033
ELVRH .equ 0x0033
__smr0 .res.b 1 ;000034 /* UART0 */
SMR0 .equ 0x0034
__scr0 .res.b 1 ;000035
SCR0 .equ 0x0035
__sidr0 .res.b 1 ;000036
SIDR0 .equ 0x0036
.org 0x0036
__sodr0 .res.b 1 ;000036
SODR0 .equ 0x0036
__ssr0 .res.b 1 ;000037
SSR0 .equ 0x0037
__smr1 .res.b 1 ;000038 /* UART1 */
SMR1 .equ 0x0038
__scr1 .res.b 1 ;000039
SCR1 .equ 0x0039
__sidr1 .res.b 1 ;00003A
SIDR1 .equ 0x003A
.org 0x003A
__sodr1 .res.b 1 ;00003A
SODR1 .equ 0x003A
__ssr1 .res.b 1 ;00003B
SSR1 .equ 0x003B
.org 0x003D
__cdcr0 .res.b 1 ;00003D /* */
CDCR0 .equ 0x003D
__cwucr .res.b 1 ;00003E
CWUCR .equ 0x003E
__cdcr1 .res.b 1 ;00003F
CDCR1 .equ 0x003F
__canl0 .res.b 0x10 ;000040 /* CAN status/control 0, lower part */
CANL0 .equ 0x0040
__tmcsr0 .res.b 2 ;000050 /* Reload Timer 0/1 */
TMCSR0 .equ 0x0050
.org 0x0050
__tmcsr0l .res.b 1 ;000050
TMCSR0L .equ 0x0050
__tmcsr0h .res.b 1 ;000051
TMCSR0H .equ 0x0051
__tmr0 .res.b 2 ;000052
TMR0 .equ 0x0052
.org 0x0052
__tmrlr0 .res.b 2 ;000052
TMRLR0 .equ 0x0052
__tmcsr1 .res.b 2 ;000054
TMCSR1 .equ 0x0054
.org 0x0054
__tmcsr1l .res.b 1 ;000054
TMCSR1L .equ 0x0054
__tmcsr1h .res.b 1 ;000055
TMCSR1H .equ 0x0055
__tmr1 .res.b 2 ;000056
TMR1 .equ 0x0056
.org 0x0056
__tmrlr1 .res.b 2 ;000056
TMRLR1 .equ 0x0056
__wtcr .res.b 2 ;000058 /* */
WTCR .equ 0x0058
.org 0x0058
__wtcrl .res.b 1 ;000058
WTCRL .equ 0x0058
__wtcrh .res.b 1 ;000059
WTCRH .equ 0x0059
__sgcr .res.b 2 ;00005A
SGCR .equ 0x005A
.org 0x005A
__sgcrl .res.b 1 ;00005A
SGCRL .equ 0x005A
__sgcrh .res.b 1 ;00005B
SGCRH .equ 0x005B
__sgfr .res.b 1 ;00005C
SGFR .equ 0x005C
__sfar .res.b 1 ;00005D
SFAR .equ 0x005D
__sgdr .res.b 1 ;00005E
SGDR .equ 0x005E
__sgtr .res.b 1 ;00005F
SGTR .equ 0x005F
__ipcp0 .res.b 2 ;000060 /* ICU unit 0/1/2/3 */
IPCP0 .equ 0x0060
__ipcp1 .res.b 2 ;000062
IPCP1 .equ 0x0062
__ipcp2 .res.b 2 ;000064
IPCP2 .equ 0x0064
__ipcp3 .res.b 2 ;000066
IPCP3 .equ 0x0066
__ics01 .res.b 1 ;000068 /* Input Capture 0/1/2/3 */
ICS01 .equ 0x0068
.org 0x006A
__ics23 .res.b 1 ;00006A
ICS23 .equ 0x006A
.org 0x006C
__lcr .res.b 2 ;00006C /* */
LCR .equ 0x006C
.org 0x006C
__lcrl .res.b 1 ;00006C
LCRL .equ 0x006C
__lcrh .res.b 1 ;00006D
LCRH .equ 0x006D
__lvrc .res.b 1 ;00006E
LVRC .equ 0x006E
__romm .res.b 1 ;00006F /* ROM mirror function */
ROMM .equ 0x006F
__canl1 .res.b 0x10 ;000070 /* CAN status/control 1, lower part */
CANL1 .equ 0x0070
__pwc0 .res.b 1 ;000080
PWC0 .equ 0x0080
.org 0x0082
__pwc1 .res.b 1 ;000082
PWC1 .equ 0x0082
.org 0x0084
__pwc2 .res.b 1 ;000084
PWC2 .equ 0x0084
.org 0x0086
__pwc3 .res.b 1 ;000086
PWC3 .equ 0x0086
.org 0x009E
__pacsr .res.b 1 ;00009E /* Program Patch Function */
PACSR .equ 0x009E
__dirr .res.b 1 ;00009F /* Delayed Interrupt */
DIRR .equ 0x009F
__lpmcr .res.b 1 ;0000A0 /* Low Power Control Registers */
LPMCR .equ 0x00A0
__ckscr .res.b 1 ;0000A1
CKSCR .equ 0x00A1
.org 0x00A8
__wdtc .res.b 1 ;0000A8 /* Watch Dog */
WDTC .equ 0x00A8
__tbtc .res.b 1 ;0000A9 /* Time Base Timer */
TBTC .equ 0x00A9
__wtc .res.b 1 ;0000AA /* */
WTC .equ 0x00AA
.org 0x00AE
__fmcs .res.b 1 ;0000AE /* Flash Control Register */
FMCS .equ 0x00AE
.org 0x00B0
__icr .res.b 0x10 ;0000B0 /* Interrupt Control Registers */
ICR .equ 0x00B0
.section IOXTND, DATA, locate=0x1FF0 ; /* */
.GLOBAL __padr0l, __padr0m, __padr0h, __padr1l, __padr1m, __padr1h
.GLOBAL __pdcr0, __pcsr0, __pdut0, __pdcr1, __pcsr1, __pdut1
.GLOBAL __pdcr2, __pcsr2, __pdut2, __wtbrl, __wtbrm, __wtbrh
.GLOBAL __wtsr, __wtmr, __wthr, __pwc10, __pwc20, __pws10
.GLOBAL __pws20, __pwc11, __pwc21, __pws11, __pws21, __pwc12
.GLOBAL __pwc22, __pws12, __pws22, __pwc13, __pwc23, __pws13
.GLOBAL __pws23, __canm0, __canm1, __canh0, __canh1, ___endio
__padr0l .res.b 1 ;001FF0 /* */
PADR0L .equ 0x1FF0
__padr0m .res.b 1 ;001FF1
PADR0M .equ 0x1FF1
__padr0h .res.b 1 ;001FF2
PADR0H .equ 0x1FF2
__padr1l .res.b 1 ;001FF3
PADR1L .equ 0x1FF3
__padr1m .res.b 1 ;001FF4
PADR1M .equ 0x1FF4
__padr1h .res.b 1 ;001FF5
PADR1H .equ 0x1FF5
.org 0x3920
__pdcr0 .res.b 2 ;003920 /* */
PDCR0 .equ 0x3920
__pcsr0 .res.b 2 ;003922
PCSR0 .equ 0x3922
__pdut0 .res.b 2 ;003924
PDUT0 .equ 0x3924
.org 0x3928
__pdcr1 .res.b 2 ;003928
PDCR1 .equ 0x3928
__pcsr1 .res.b 2 ;00392A
PCSR1 .equ 0x392A
__pdut1 .res.b 2 ;00392C
PDUT1 .equ 0x392C
.org 0x3930
__pdcr2 .res.b 2 ;003930
PDCR2 .equ 0x3930
__pcsr2 .res.b 2 ;003932
PCSR2 .equ 0x3932
__pdut2 .res.b 2 ;003934
PDUT2 .equ 0x3934
.org 0x395A
__wtbrl .res.b 1 ;00395A /* */
WTBRL .equ 0x395A
__wtbrm .res.b 1 ;00395B
WTBRM .equ 0x395B
__wtbrh .res.b 1 ;00395C
WTBRH .equ 0x395C
__wtsr .res.b 1 ;00395D
WTSR .equ 0x395D
__wtmr .res.b 1 ;00395E
WTMR .equ 0x395E
__wthr .res.b 1 ;00395F
WTHR .equ 0x395F
.org 0x3980
__pwc10 .res.b 2 ;003980 /* */
PWC10 .equ 0x3980
__pwc20 .res.b 2 ;003982
PWC20 .equ 0x3982
__pws10 .res.b 1 ;003984
PWS10 .equ 0x3984
__pws20 .res.b 1 ;003985
PWS20 .equ 0x3985
.org 0x3988
__pwc11 .res.b 2 ;003988
PWC11 .equ 0x3988
__pwc21 .res.b 2 ;00398A
PWC21 .equ 0x398A
__pws11 .res.b 1 ;00398C
PWS11 .equ 0x398C
__pws21 .res.b 1 ;00398D
PWS21 .equ 0x398D
.org 0x3990
__pwc12 .res.b 2 ;003990
PWC12 .equ 0x3990
__pwc22 .res.b 2 ;003992
PWC22 .equ 0x3992
__pws12 .res.b 1 ;003994
PWS12 .equ 0x3994
__pws22 .res.b 1 ;003995
PWS22 .equ 0x3995
.org 0x3998
__pwc13 .res.b 2 ;003998
PWC13 .equ 0x3998
__pwc23 .res.b 2 ;00399A
PWC23 .equ 0x399A
__pws13 .res.b 1 ;00399C
PWS13 .equ 0x399C
__pws23 .res.b 1 ;00399D
PWS23 .equ 0x399D
.org 0x3A00
__canm0 .res.b 0x40 ;003A00 /* CAN message buffer */
CANM0 .equ 0x3A00
.org 0x3B00
__canm1 .res.b 0x40 ;003B00
CANM1 .equ 0x3B00
.org 0x3C00
__canh0 .res.b 0x1C ;003C00 /* Status and control register, higher part */
CANH0 .equ 0x3C00
.org 0x3D00
__canh1 .res.b 0x1C ;003D00 /* Status and control register, higher part */
CANH1 .equ 0x3D00
.org 0x3FFF
___endio .res.b 1 ;003FFF /* dummy end for IO segment area IOBASE */
_ENDIO .equ 0x3FFF
.end
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -