filter.hier_info

来自「FPGA开发光盘各章节实例的设计工程与源码」· HIER_INFO 代码 · 共 1,914 行 · 第 1/5 页

HIER_INFO
1,914 行
字号
12345
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
clr => reg[3].ACLR
clr => reg[2].ACLR
clr => reg[1].ACLR


|filter|s_term:p_s_c|p_s:regs[15]
serial_out <= reg[1].DB_MAX_OUTPUT_PORT_TYPE
clk => reg[12].CLK
clk => reg[11].CLK
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
clr => reg[3].ACLR
clr => reg[2].ACLR
clr => reg[1].ACLR


|filter|s_term:p_s_c|p_s:regs[14]
serial_out <= reg[1].DB_MAX_OUTPUT_PORT_TYPE
clk => reg[12].CLK
clk => reg[11].CLK
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
clr => reg[3].ACLR
clr => reg[2].ACLR
clr => reg[1].ACLR


|filter|s_term:p_s_c|p_s:regs[13]
serial_out <= reg[1].DB_MAX_OUTPUT_PORT_TYPE
clk => reg[12].CLK
clk => reg[11].CLK
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
clr => reg[3].ACLR
clr => reg[2].ACLR
clr => reg[1].ACLR


|filter|s_term:p_s_c|p_s:regs[12]
serial_out <= reg[1].DB_MAX_OUTPUT_PORT_TYPE
clk => reg[12].CLK
clk => reg[11].CLK
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
clr => reg[3].ACLR
clr => reg[2].ACLR
clr => reg[1].ACLR


|filter|s_term:p_s_c|p_s:regs[11]
serial_out <= reg[1].DB_MAX_OUTPUT_PORT_TYPE
clk => reg[12].CLK
clk => reg[11].CLK
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
clr => reg[3].ACLR
clr => reg[2].ACLR
clr => reg[1].ACLR


|filter|s_term:p_s_c|p_s:regs[10]
serial_out <= reg[1].DB_MAX_OUTPUT_PORT_TYPE
clk => reg[12].CLK
clk => reg[11].CLK
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
clr => reg[3].ACLR
clr => reg[2].ACLR
clr => reg[1].ACLR


|filter|s_term:p_s_c|p_s:regs[9]
serial_out <= reg[1].DB_MAX_OUTPUT_PORT_TYPE
clk => reg[12].CLK
clk => reg[11].CLK
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
clr => reg[3].ACLR
clr => reg[2].ACLR
clr => reg[1].ACLR


|filter|s_term:p_s_c|p_s:regs[8]
serial_out <= reg[1].DB_MAX_OUTPUT_PORT_TYPE
clk => reg[12].CLK
clk => reg[11].CLK
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
clr => reg[3].ACLR
clr => reg[2].ACLR
clr => reg[1].ACLR


|filter|s_term:p_s_c|p_s:regs[7]
serial_out <= reg[1].DB_MAX_OUTPUT_PORT_TYPE
clk => reg[12].CLK
clk => reg[11].CLK
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
clr => reg[3].ACLR
clr => reg[2].ACLR
clr => reg[1].ACLR


|filter|s_term:p_s_c|p_s:regs[6]
serial_out <= reg[1].DB_MAX_OUTPUT_PORT_TYPE
clk => reg[12].CLK
clk => reg[11].CLK
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
clr => reg[3].ACLR
clr => reg[2].ACLR
clr => reg[1].ACLR


|filter|s_term:p_s_c|p_s:regs[5]
serial_out <= reg[1].DB_MAX_OUTPUT_PORT_TYPE
clk => reg[12].CLK
clk => reg[11].CLK
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
clr => reg[3].ACLR
clr => reg[2].ACLR
clr => reg[1].ACLR


|filter|s_term:p_s_c|p_s:regs[4]
serial_out <= reg[1].DB_MAX_OUTPUT_PORT_TYPE
clk => reg[12].CLK
clk => reg[11].CLK
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
clr => reg[3].ACLR
clr => reg[2].ACLR
clr => reg[1].ACLR


|filter|s_term:p_s_c|p_s:regs[3]
serial_out <= reg[1].DB_MAX_OUTPUT_PORT_TYPE
clk => reg[12].CLK
clk => reg[11].CLK
clk => reg[10].CLK
clk => reg[9].CLK
clk => reg[8].CLK
clk => reg[7].CLK
clk => reg[6].CLK
clk => reg[5].CLK
clk => reg[4].CLK
clk => reg[3].CLK
clk => reg[2].CLK
clk => reg[1].CLK
clr => reg[12].ACLR
clr => reg[11].ACLR
clr => reg[10].ACLR
clr => reg[9].ACLR
clr => reg[8].ACLR
clr => reg[7].ACLR
clr => reg[6].ACLR
clr => reg[5].ACLR
clr => reg[4].ACLR
12345

filter.hier_info - 源码说明

本页面展示了「FPGA开发光盘各章节实例的设计工程与源码」中的 filter.hier_info 源码文件，采用 HIER_INFO 编程语言编写，共 1,914 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与FPGA相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?