filter.fit.rpt

FPGA开发光盘各章节实例的设计工程与源码

; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
; Stop After Congestion Map Generation               ; Off                            ; Off                            ;
; Use smart compilation                              ; Off                            ; Off                            ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/liu/我的硕士论文/w_fir/Quartus/filter.pin.


+-------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                 ;
+---------------------------------------------+---------------------------------+
; Resource                                    ; Usage                           ;
+---------------------------------------------+---------------------------------+
; Total logic elements                        ; 651 / 79,040 ( < 1 % )          ;
;     -- Combinational with no register       ; 205                             ;
;     -- Register only                        ; 231                             ;
;     -- Combinational with a register        ; 215                             ;
;                                             ;                                 ;
; Logic element usage by number of LUT inputs ;                                 ;
;     -- 4 input functions                    ; 128                             ;
;     -- 3 input functions                    ; 241                             ;
;     -- 2 input functions                    ; 51                              ;
;     -- 1 input functions                    ; 80                              ;
;     -- 0 input functions                    ; 151                             ;
;                                             ;                                 ;
; Logic elements by mode                      ;                                 ;
;     -- normal mode                          ; 635                             ;
;     -- arithmetic mode                      ; 16                              ;
;     -- qfbk mode                            ; 5                               ;
;     -- register cascade mode                ; 0                               ;
;     -- synchronous clear/load mode          ; 172                             ;
;     -- asynchronous clear/load mode         ; 438                             ;
;                                             ;                                 ;
; Total registers                             ; 446 / 86,200 ( < 1 % )          ;
; Total LABs                                  ; 72 / 7,904 ( < 1 % )            ;
; Logic elements in carry chains              ; 17                              ;
; User inserted logic elements                ; 0                               ;
; Virtual pins                                ; 0                               ;
; I/O pins                                    ; 49 / 1,212 ( 4 % )              ;
;     -- Clock pins                           ; 2 / 20 ( 10 % )                 ;
; Global signals                              ; 2                               ;
; M512s                                       ; 0 / 767 ( 0 % )                 ;
; M4Ks                                        ; 256 / 364 ( 70 % )              ;
; M-RAMs                                      ; 0 / 9 ( 0 % )                   ;
; Total memory bits                           ; 1,048,576 / 7,427,520 ( 14 % )  ;
; Total RAM block bits                        ; 1,179,648 / 7,427,520 ( 16 % )  ;
; DSP block 9-bit elements                    ; 0 / 176 ( 0 % )                 ;
; PLLs                                        ; 0 / 12 ( 0 % )                  ;
; Global clocks                               ; 2 / 16 ( 13 % )                 ;
; Regional clocks                             ; 0 / 16 ( 0 % )                  ;
; Fast regional clocks                        ; 0 / 16 ( 0 % )                  ;
; SERDES transmitters                         ; 0 / 152 ( 0 % )                 ;
; SERDES receivers                            ; 0 / 152 ( 0 % )                 ;
; Average interconnect usage                  ; 1%                              ;
; Peak interconnect usage                     ; 6%                              ;
; Maximum fan-out node                        ; g_clk                           ;
; Maximum fan-out                             ; 702                             ;
; Highest non-global fan-out signal           ; s_term:p_s_c|p_s:regs[1]|reg[1] ;
; Highest non-global fan-out                  ; 256                             ;
; Total fan-out                               ; 6078                            ;
; Average fan-out                             ; 6.36                            ;
+---------------------------------------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ad_end  ; N18   ; 4        ; 72           ; 92           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clr     ; Y37   ; 1        ; 0            ; 43           ; 2           ; 438                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; g_clk   ; AA35  ; 1        ; 0            ; 43           ; 0           ; 702                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; xin[10] ; AK18  ; 7        ; 70           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; xin[11] ; AP19  ; 7        ; 70           ; 0            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; xin[12] ; G18   ; 4        ; 70           ; 92           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;