top_sh4.sch

FPGA开发光盘各章节实例的设计工程与源码

        SIGNAL XLXN_658(7:0)
        SIGNAL XLXN_659(7:0)
        SIGNAL XLXN_660(7:0)
        SIGNAL XLXN_661(7:0)
        SIGNAL XLXN_662(7:0)
        SIGNAL XLXN_663(7:0)
        SIGNAL XLXN_664(7:0)
        SIGNAL XLXN_665(7:0)
        SIGNAL XLXN_666(7:0)
        SIGNAL XLXN_667(7:0)
        SIGNAL XLXN_668(7:0)
        SIGNAL XLXN_669(7:0)
        SIGNAL XLXN_671(7:0)
        SIGNAL XLXN_672(7:0)
        SIGNAL XLXN_673(7:0)
        SIGNAL XLXN_674(7:0)
        SIGNAL XLXN_675(7:0)
        SIGNAL XLXN_676(7:0)
        SIGNAL XLXN_677(7:0)
        SIGNAL XLXN_678(7:0)
        SIGNAL XLXN_679(7:0)
        SIGNAL XLXN_680(7:0)
        SIGNAL XLXN_681(7:0)
        SIGNAL XLXN_682(7:0)
        SIGNAL XLXN_797(7:0)
        SIGNAL XLXN_798(7:0)
        SIGNAL XLXN_799(7:0)
        SIGNAL XLXN_800(7:0)
        SIGNAL XLXN_801(7:0)
        SIGNAL XLXN_802(7:0)
        SIGNAL XLXN_803(7:0)
        SIGNAL XLXN_804(7:0)
        SIGNAL XLXN_805(7:0)
        SIGNAL XLXN_806(7:0)
        SIGNAL XLXN_807(7:0)
        SIGNAL XLXN_808(7:0)
        SIGNAL XLXN_809(7:0)
        SIGNAL XLXN_810(7:0)
        SIGNAL XLXN_811(7:0)
        SIGNAL XLXN_812(7:0)
        SIGNAL XLXN_813(7:0)
        SIGNAL XLXN_814(7:0)
        SIGNAL XLXN_815(7:0)
        SIGNAL XLXN_816(7:0)
        SIGNAL XLXN_817(7:0)
        SIGNAL XLXN_818(7:0)
        SIGNAL XLXN_819(7:0)
        SIGNAL XLXN_820(7:0)
        SIGNAL XLXN_821(7:0)
        SIGNAL XLXN_822(7:0)
        SIGNAL XLXN_823(7:0)
        SIGNAL XLXN_824(7:0)
        SIGNAL XLXN_825(7:0)
        SIGNAL XLXN_826(7:0)
        SIGNAL XLXN_827(7:0)
        SIGNAL XLXN_828(7:0)
        SIGNAL XLXN_1749(7:0)
        SIGNAL XLXN_670(7:0)
        SIGNAL wr1(7:0)
        SIGNAL wi1(7:0)
        SIGNAL wr2(7:0)
        SIGNAL wi2(7:0)
        SIGNAL wr3(7:0)
        SIGNAL wi3(7:0)
        SIGNAL wr5(7:0)
        SIGNAL wi5(7:0)
        SIGNAL wr6(7:0)
        SIGNAL wi6(7:0)
        SIGNAL wr7(7:0)
        SIGNAL wi7(7:0)
        SIGNAL wr9(7:0)
        SIGNAL wi9(7:0)
        SIGNAL wr10(7:0)
        SIGNAL wi10(7:0)
        SIGNAL wr11(7:0)
        SIGNAL wi11(7:0)
        SIGNAL wr13(7:0)
        SIGNAL wi13(7:0)
        SIGNAL wr14(7:0)
        SIGNAL wi14(7:0)
        SIGNAL wr15(7:0)
        SIGNAL wi15(7:0)
        SIGNAL wr4(7:0)
        SIGNAL wi4(7:0)
        SIGNAL wr12(7:0)
        SIGNAL wi12(7:0)
        SIGNAL XLXN_2232
        SIGNAL clock
        SIGNAL wr8(7:0)
        SIGNAL wr0(7:0)
        SIGNAL wi0(7:0)
        SIGNAL twi8(7:0)
        PORT Input xr15(7:0)
        PORT Input xi15(7:0)
        PORT Input xr31(7:0)
        PORT Input xi31(7:0)
        PORT Input xi23(7:0)
        PORT Input xr23(7:0)
        PORT Input xi7(7:0)
        PORT Input xr7(7:0)
        PORT Input xr11(7:0)
        PORT Input xi11(7:0)
        PORT Input xr27(7:0)
        PORT Input xi27(7:0)
        PORT Input xr3(7:0)
        PORT Input xi3(7:0)
        PORT Input xr19(7:0)
        PORT Input xi19(7:0)
        PORT Input xr13(7:0)
        PORT Input xi13(7:0)
        PORT Input xr29(7:0)
        PORT Input xi29(7:0)
        PORT Input xr5(7:0)
        PORT Input xi5(7:0)
        PORT Input xr21(7:0)
        PORT Input xi21(7:0)
        PORT Input xr9(7:0)
        PORT Input xi9(7:0)
        PORT Input xr25(7:0)
        PORT Input xi25(7:0)
        PORT Input xr1(7:0)
        PORT Input xi1(7:0)
        PORT Input xr17(7:0)
        PORT Input xi17(7:0)
        PORT Input xr14(7:0)
        PORT Input xi14(7:0)
        PORT Input xr30(7:0)
        PORT Input xi30(7:0)
        PORT Input xr6(7:0)
        PORT Input xi6(7:0)
        PORT Input xr22(7:0)
        PORT Input xi22(7:0)
        PORT Input xr10(7:0)
        PORT Input xi10(7:0)
        PORT Input xr26(7:0)
        PORT Input xi26(7:0)
        PORT Input xr2(7:0)
        PORT Input xi2(7:0)
        PORT Input xr18(7:0)
        PORT Input xi18(7:0)
        PORT Input xr12(7:0)
        PORT Input xi12(7:0)
        PORT Input xr28(7:0)
        PORT Input xi28(7:0)
        PORT Input xr4(7:0)
        PORT Input xi4(7:0)
        PORT Input xr20(7:0)
        PORT Input xi20(7:0)
        PORT Input xr8(7:0)
        PORT Input xi8(7:0)
        PORT Input xr24(7:0)
        PORT Input xi24(7:0)
        PORT Input xr0(7:0)
        PORT Input xi0(7:0)
        PORT Input xr16(7:0)
        PORT Input xi16(7:0)
        PORT Output xki1(7:0)
        PORT Output xkr1(7:0)
        PORT Output xkr2(7:0)
        PORT Output xki2(7:0)
        PORT Output xkr4(7:0)
        PORT Output xki4(7:0)
        PORT Output xkr3(7:0)
        PORT Output xki3(7:0)
        PORT Output xki5(7:0)
        PORT Output xkr5(7:0)
        PORT Output xki6(7:0)
        PORT Output xkr6(7:0)
        PORT Output xkr7(7:0)
        PORT Output xki7(7:0)
        PORT Output xkr9(7:0)
        PORT Output xki9(7:0)
        PORT Output xkr10(7:0)
        PORT Output xki10(7:0)
        PORT Output xkr14(7:0)
        PORT Output xki14(7:0)
        PORT Output xkr13(7:0)
        PORT Output xki13(7:0)
        PORT Output xkr15(7:0)
        PORT Output xki15(7:0)
        PORT Output xkr16(7:0)
        PORT Output xki16(7:0)
        PORT Output xkr8(7:0)
        PORT Output xki8(7:0)
        PORT Output xki12(7:0)
        PORT Output xkr12(7:0)
        PORT Output xki11(7:0)
        PORT Output xkr11(7:0)
        PORT Output xkr17(7:0)
        PORT Output xki17(7:0)
        PORT Output xkr18(7:0)
        PORT Output xki18(7:0)
        PORT Output xkr19(7:0)
        PORT Output xki19(7:0)
        PORT Output xkr20(7:0)
        PORT Output xki20(7:0)
        PORT Output xkr21(7:0)
        PORT Output xki21(7:0)
        PORT Output xkr22(7:0)
        PORT Output xki22(7:0)
        PORT Output xkr23(7:0)
        PORT Output xki23(7:0)
        PORT Output xkr24(7:0)
        PORT Output xki24(7:0)
        PORT Output xkr25(7:0)
        PORT Output xki25(7:0)
        PORT Output xkr26(7:0)
        PORT Output xki26(7:0)
        PORT Output xkr27(7:0)
        PORT Output xki27(7:0)
        PORT Output xkr28(7:0)
        PORT Output xki28(7:0)
        PORT Output xkr29(7:0)
        PORT Output xki29(7:0)
        PORT Output xkr30(7:0)
        PORT Output xki30(7:0)
        PORT Output xkr31(7:0)
        PORT Output xki31(7:0)
        PORT Output xkr32(7:0)
        PORT Output xki32(7:0)
        PORT Input wr1(7:0)
        PORT Input wi1(7:0)
        PORT Input wr2(7:0)
        PORT Input wi2(7:0)
        PORT Input wr3(7:0)
        PORT Input wi3(7:0)
        PORT Input wr5(7:0)
        PORT Input wi5(7:0)
        PORT Input wr6(7:0)
        PORT Input wi6(7:0)
        PORT Input wr7(7:0)
        PORT Input wi7(7:0)
        PORT Input wr9(7:0)
        PORT Input wi9(7:0)
        PORT Input wr10(7:0)
        PORT Input wi10(7:0)
        PORT Input wr11(7:0)
        PORT Input wi11(7:0)
        PORT Input wr13(7:0)
        PORT Input wi13(7:0)
        PORT Input wr14(7:0)
        PORT Input wi14(7:0)
        PORT Input wr15(7:0)
        PORT Input wi15(7:0)
        PORT Input wr4(7:0)
        PORT Input wi4(7:0)
        PORT Input wr12(7:0)
        PORT Input wi12(7:0)
        PORT Input clock
        PORT Input wr8(7:0)
        PORT Input wr0(7:0)
        PORT Input wi0(7:0)
        PORT Input twi8(7:0)
        BEGIN BLOCKDEF top_sh3
            TIMESTAMP 2004 4 27 14 59 49
            LINE N 64 -416 0 -416 
            RECTANGLE N 0 -428 64 -404 
            LINE N 64 -32 0 -32 
            RECTANGLE N 64 -448 320 0 
            LINE N 320 -336 384 -336 
            RECTANGLE N 320 -348 384 -324 
            LINE N 320 -144 384 -144 
            RECTANGLE N 320 -156 384 -132 
            LINE N 64 -96 0 -96 
            RECTANGLE N 0 -108 64 -84 
            LINE N 64 -160 0 -160 
            RECTANGLE N 0 -172 64 -148 
            LINE N 64 -224 0 -224 
            RECTANGLE N 0 -236 64 -212 
            LINE N 64 -352 0 -352 
            RECTANGLE N 0 -364 64 -340 
            LINE N 64 -288 0 -288 
            RECTANGLE N 0 -300 64 -276 
            LINE N 320 -272 384 -272 
            RECTANGLE N 320 -284 384 -260 
            LINE N 320 -208 384 -208 
            RECTANGLE N 320 -220 384 -196 
        END BLOCKDEF
        BEGIN BLOCKDEF absthet_core
            TIMESTAMP 2004 4 28 1 52 12
            RECTANGLE N 32 0 352 144 
            BEGIN LINE W 0 48 32 48 
            END LINE
            BEGIN LINE W 0 80 32 80 
            END LINE
            BEGIN LINE W 352 48 384 48 
            END LINE
            BEGIN LINE W 352 112 384 112 
            END LINE
            LINE N 0 112 32 112 
        END BLOCKDEF
        BEGIN BLOCK XLXI_7 top_sh3
            PIN clock clock
            PIN xr1(7:0) xr8(7:0)
            PIN xkr1(7:0) XLXN_591(7:0)
            PIN xki2(7:0) XLXN_594(7:0)
            PIN wi(7:0) wi0(7:0)
            PIN wr(7:0) wr0(7:0)
            PIN xi2(7:0) xi24(7:0)
            PIN xi1(7:0) xi8(7:0)
            PIN xr2(7:0) xr24(7:0)
            PIN xki1(7:0) XLXN_592(7:0)
            PIN xkr2(7:0) XLXN_593(7:0)
        END BLOCK
        BEGIN BLOCK XLXI_8 top_sh3
            PIN clock clock
            PIN xr1(7:0) xr4(7:0)
            PIN xkr1(7:0) XLXN_595(7:0)
            PIN xki2(7:0) XLXN_598(7:0)
            PIN wi(7:0) wi0(7:0)
            PIN wr(7:0) wr0(7:0)
            PIN xi2(7:0) xi20(7:0)
            PIN xi1(7:0) xi4(7:0)
            PIN xr2(7:0) xr20(7:0)
            PIN xki1(7:0) XLXN_596(7:0)
            PIN xkr2(7:0) XLXN_597(7:0)
        END BLOCK
        BEGIN BLOCK XLXI_9 top_sh3
            PIN clock clock
            PIN xr1(7:0) xr12(7:0)
            PIN xkr1(7:0) XLXN_599(7:0)
            PIN xki2(7:0) XLXN_602(7:0)
            PIN wi(7:0) wi0(7:0)
            PIN wr(7:0) wr0(7:0)
            PIN xi2(7:0) xi28(7:0)
            PIN xi1(7:0) xi12(7:0)
            PIN xr2(7:0) xr28(7:0)
            PIN xki1(7:0) XLXN_600(7:0)
            PIN xkr2(7:0) XLXN_601(7:0)
        END BLOCK
        BEGIN BLOCK XLXI_10 top_sh3
            PIN clock clock
            PIN xr1(7:0) xr2(7:0)
            PIN xkr1(7:0) XLXN_603(7:0)
            PIN xki2(7:0) XLXN_606(7:0)
            PIN wi(7:0) wi0(7:0)
            PIN wr(7:0) wr0(7:0)
            PIN xi2(7:0) xi18(7:0)
            PIN xi1(7:0) xi2(7:0)
            PIN xr2(7:0) xr18(7:0)
            PIN xki1(7:0) XLXN_604(7:0)
            PIN xkr2(7:0) XLXN_605(7:0)
        END BLOCK
        BEGIN BLOCK XLXI_11 top_sh3
            PIN clock clock
            PIN xr1(7:0) xr10(7:0)
            PIN xkr1(7:0) XLXN_607(7:0)
            PIN xki2(7:0) XLXN_610(7:0)
            PIN wi(7:0) wi0(7:0)
            PIN wr(7:0) wr0(7:0)
            PIN xi2(7:0) xi26(7:0)
            PIN xi1(7:0) xi10(7:0)
            PIN xr2(7:0) xr26(7:0)
            PIN xki1(7:0) XLXN_608(7:0)
            PIN xkr2(7:0) XLXN_609(7:0)
        END BLOCK
        BEGIN BLOCK XLXI_13 top_sh3
            PIN clock clock
            PIN xr1(7:0) xr14(7:0)
            PIN xkr1(7:0) XLXN_615(7:0)
            PIN xki2(7:0) XLXN_618(7:0)
            PIN wi(7:0) wi0(7:0)
            PIN wr(7:0) wr0(7:0)
            PIN xi2(7:0) xi30(7:0)
            PIN xi1(7:0) xi14(7:0)
            PIN xr2(7:0) xr30(7:0)
            PIN xki1(7:0) XLXN_616(7:0)
            PIN xkr2(7:0) XLXN_617(7:0)
        END BLOCK
        BEGIN BLOCK XLXI_14 top_sh3
            PIN clock clock
            PIN xr1(7:0) xr1(7:0)
            PIN xkr1(7:0) XLXN_715(7:0)
            PIN xki2(7:0) XLXN_718(7:0)
            PIN wi(7:0) wi0(7:0)
            PIN wr(7:0) wr0(7:0)
            PIN xi2(7:0) xi17(7:0)
            PIN xi1(7:0) xi1(7:0)
            PIN xr2(7:0) xr17(7:0)
            PIN xki1(7:0) XLXN_716(7:0)
            PIN xkr2(7:0) XLXN_717(7:0)
        END BLOCK
        BEGIN BLOCK XLXI_15 top_sh3
            PIN clock clock
            PIN xr1(7:0) xr9(7:0)
            PIN xkr1(7:0) XLXN_719(7:0)