rader_hilbert.sim.rpt

FPGA开发光盘各章节实例的设计工程与源码

+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; |rader_hilbert|rd_contr:inst10|inst23                                                                                                                         ; |rader_hilbert|rd_contr:inst10|inst23                                                                                                                                  ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[15]                                                                                                                       ; |rader_hilbert|sw1_4:inst26|outdata[15]                                                                                                                                ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[14]                                                                                                                       ; |rader_hilbert|sw1_4:inst26|outdata[14]                                                                                                                                ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[13]                                                                                                                       ; |rader_hilbert|sw1_4:inst26|outdata[13]                                                                                                                                ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[12]                                                                                                                       ; |rader_hilbert|sw1_4:inst26|outdata[12]                                                                                                                                ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[11]                                                                                                                       ; |rader_hilbert|sw1_4:inst26|outdata[11]                                                                                                                                ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[10]                                                                                                                       ; |rader_hilbert|sw1_4:inst26|outdata[10]                                                                                                                                ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[9]                                                                                                                        ; |rader_hilbert|sw1_4:inst26|outdata[9]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[8]                                                                                                                        ; |rader_hilbert|sw1_4:inst26|outdata[8]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[7]                                                                                                                        ; |rader_hilbert|sw1_4:inst26|outdata[7]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[6]                                                                                                                        ; |rader_hilbert|sw1_4:inst26|outdata[6]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[5]                                                                                                                        ; |rader_hilbert|sw1_4:inst26|outdata[5]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[4]                                                                                                                        ; |rader_hilbert|sw1_4:inst26|outdata[4]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[3]                                                                                                                        ; |rader_hilbert|sw1_4:inst26|outdata[3]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[2]                                                                                                                        ; |rader_hilbert|sw1_4:inst26|outdata[2]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[1]                                                                                                                        ; |rader_hilbert|sw1_4:inst26|outdata[1]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst26|outdata[0]                                                                                                                        ; |rader_hilbert|sw1_4:inst26|outdata[0]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[15]                                                                                                                       ; |rader_hilbert|sw1_4:inst23|outdata[15]                                                                                                                                ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[14]                                                                                                                       ; |rader_hilbert|sw1_4:inst23|outdata[14]                                                                                                                                ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[13]                                                                                                                       ; |rader_hilbert|sw1_4:inst23|outdata[13]                                                                                                                                ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[12]                                                                                                                       ; |rader_hilbert|sw1_4:inst23|outdata[12]                                                                                                                                ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[11]                                                                                                                       ; |rader_hilbert|sw1_4:inst23|outdata[11]                                                                                                                                ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[10]                                                                                                                       ; |rader_hilbert|sw1_4:inst23|outdata[10]                                                                                                                                ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[9]                                                                                                                        ; |rader_hilbert|sw1_4:inst23|outdata[9]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[8]                                                                                                                        ; |rader_hilbert|sw1_4:inst23|outdata[8]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[7]                                                                                                                        ; |rader_hilbert|sw1_4:inst23|outdata[7]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[6]                                                                                                                        ; |rader_hilbert|sw1_4:inst23|outdata[6]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[5]                                                                                                                        ; |rader_hilbert|sw1_4:inst23|outdata[5]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[4]                                                                                                                        ; |rader_hilbert|sw1_4:inst23|outdata[4]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[3]                                                                                                                        ; |rader_hilbert|sw1_4:inst23|outdata[3]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[2]                                                                                                                        ; |rader_hilbert|sw1_4:inst23|outdata[2]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[1]                                                                                                                        ; |rader_hilbert|sw1_4:inst23|outdata[1]                                                                                                                                 ; regout           ;
; |rader_hilbert|sw1_4:inst23|outdata[0]                                                                                                                        ; |rader_hilbert|sw1_4:inst23|outdata[0]                                                                                                                                 ; regout           ;
; |rader_hilbert|rd_contr:inst10|inst20                                                                                                                         ; |rader_hilbert|rd_contr:inst10|inst20                                                                                                                                  ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[15]                                                                                                                          ; |rader_hilbert|sw1_4:inst26|temp[15]                                                                                                                                   ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[14]                                                                                                                          ; |rader_hilbert|sw1_4:inst26|temp[14]                                                                                                                                   ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[13]                                                                                                                          ; |rader_hilbert|sw1_4:inst26|temp[13]                                                                                                                                   ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[12]                                                                                                                          ; |rader_hilbert|sw1_4:inst26|temp[12]                                                                                                                                   ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[11]                                                                                                                          ; |rader_hilbert|sw1_4:inst26|temp[11]                                                                                                                                   ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[10]                                                                                                                          ; |rader_hilbert|sw1_4:inst26|temp[10]                                                                                                                                   ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[9]                                                                                                                           ; |rader_hilbert|sw1_4:inst26|temp[9]                                                                                                                                    ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[8]                                                                                                                           ; |rader_hilbert|sw1_4:inst26|temp[8]                                                                                                                                    ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[7]                                                                                                                           ; |rader_hilbert|sw1_4:inst26|temp[7]                                                                                                                                    ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[6]                                                                                                                           ; |rader_hilbert|sw1_4:inst26|temp[6]                                                                                                                                    ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[5]                                                                                                                           ; |rader_hilbert|sw1_4:inst26|temp[5]                                                                                                                                    ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[4]                                                                                                                           ; |rader_hilbert|sw1_4:inst26|temp[4]                                                                                                                                    ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[3]                                                                                                                           ; |rader_hilbert|sw1_4:inst26|temp[3]                                                                                                                                    ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[2]                                                                                                                           ; |rader_hilbert|sw1_4:inst26|temp[2]                                                                                                                                    ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[1]                                                                                                                           ; |rader_hilbert|sw1_4:inst26|temp[1]                                                                                                                                    ; regout           ;
; |rader_hilbert|sw1_4:inst26|temp[0]                                                                                                                           ; |rader_hilbert|sw1_4:inst26|temp[0]                                                                                                                                    ; regout           ;
; |rader_hilbert|sw1_4:inst23|temp[15]                                                                                                                          ; |rader_hilbert|sw1_4:inst23|temp[15]                                                                                                                                   ; regout           ;
; |rader_hilbert|sw1_4:inst23|temp[14]                                                                                                                          ; |rader_hilbert|sw1_4:inst23|temp[14]                                                                                                                                   ; regout           ;
; |rader_hilbert|sw1_4:inst23|temp[13]                                                                                                                          ; |rader_hilbert|sw1_4:inst23|temp[13]                                                                                                                                   ; regout           ;
; |rader_hilbert|sw1_4:inst23|temp[12]                                                                                                                          ; |rader_hilbert|sw1_4:inst23|temp[12]                                                                                                                                   ; regout           ;
; |rader_hilbert|sw1_4:inst23|temp[11]                                                                                                                          ; |rader_hilbert|sw1_4:inst23|temp[11]                                                                                                                                   ; regout           ;