rader_hilbert_syn_hier_info

FPGA开发光盘各章节实例的设计工程与源码

|rader_hilbert
clk => rd_contr:inst10|inst23.CLK
clk => sw1_4:inst26|outdata[15]~reg0.CLK
clk => sw1_4:inst26|outdata[14]~reg0.CLK
clk => sw1_4:inst26|outdata[13]~reg0.CLK
clk => sw1_4:inst26|outdata[12]~reg0.CLK
clk => sw1_4:inst26|outdata[11]~reg0.CLK
clk => sw1_4:inst26|outdata[10]~reg0.CLK
clk => sw1_4:inst26|outdata[9]~reg0.CLK
clk => sw1_4:inst26|outdata[8]~reg0.CLK
clk => sw1_4:inst26|outdata[7]~reg0.CLK
clk => sw1_4:inst26|outdata[6]~reg0.CLK
clk => sw1_4:inst26|outdata[5]~reg0.CLK
clk => sw1_4:inst26|outdata[4]~reg0.CLK
clk => sw1_4:inst26|outdata[3]~reg0.CLK
clk => sw1_4:inst26|outdata[2]~reg0.CLK
clk => sw1_4:inst26|outdata[1]~reg0.CLK
clk => sw1_4:inst26|outdata[0]~reg0.CLK
clk => sw1_4:inst23|outdata[15]~reg0.CLK
clk => sw1_4:inst23|outdata[14]~reg0.CLK
clk => sw1_4:inst23|outdata[13]~reg0.CLK
clk => sw1_4:inst23|outdata[12]~reg0.CLK
clk => sw1_4:inst23|outdata[11]~reg0.CLK
clk => sw1_4:inst23|outdata[10]~reg0.CLK
clk => sw1_4:inst23|outdata[9]~reg0.CLK
clk => sw1_4:inst23|outdata[8]~reg0.CLK
clk => sw1_4:inst23|outdata[7]~reg0.CLK
clk => sw1_4:inst23|outdata[6]~reg0.CLK
clk => sw1_4:inst23|outdata[5]~reg0.CLK
clk => sw1_4:inst23|outdata[4]~reg0.CLK
clk => sw1_4:inst23|outdata[3]~reg0.CLK
clk => sw1_4:inst23|outdata[2]~reg0.CLK
clk => sw1_4:inst23|outdata[1]~reg0.CLK
clk => sw1_4:inst23|outdata[0]~reg0.CLK
clk => rd_contr:inst10|inst20.CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[7].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[7].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]|a_csnbuffer:result_node|cs_buffer[7].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[16].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]|a_csnbuffer:result_node|cs_buffer[7].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[16].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[7].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[7].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[6].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[6].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[5].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[5].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[4].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[4].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[3].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[3].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[2].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[2].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[1].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[1].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[0].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node|cs_buffer[0].CLK
clk => sw1_4:inst26|temp[15].CLK
clk => sw1_4:inst26|temp[14].CLK
clk => sw1_4:inst26|temp[13].CLK
clk => sw1_4:inst26|temp[12].CLK
clk => sw1_4:inst26|temp[11].CLK
clk => sw1_4:inst26|temp[10].CLK
clk => sw1_4:inst26|temp[9].CLK
clk => sw1_4:inst26|temp[8].CLK
clk => sw1_4:inst26|temp[7].CLK
clk => sw1_4:inst26|temp[6].CLK
clk => sw1_4:inst26|temp[5].CLK
clk => sw1_4:inst26|temp[4].CLK
clk => sw1_4:inst26|temp[3].CLK
clk => sw1_4:inst26|temp[2].CLK
clk => sw1_4:inst26|temp[1].CLK
clk => sw1_4:inst26|temp[0].CLK
clk => sw1_4:inst23|temp[15].CLK
clk => sw1_4:inst23|temp[14].CLK
clk => sw1_4:inst23|temp[13].CLK
clk => sw1_4:inst23|temp[12].CLK
clk => sw1_4:inst23|temp[11].CLK
clk => sw1_4:inst23|temp[10].CLK
clk => sw1_4:inst23|temp[9].CLK
clk => sw1_4:inst23|temp[8].CLK
clk => sw1_4:inst23|temp[7].CLK
clk => sw1_4:inst23|temp[6].CLK
clk => sw1_4:inst23|temp[5].CLK
clk => sw1_4:inst23|temp[4].CLK
clk => sw1_4:inst23|temp[3].CLK
clk => sw1_4:inst23|temp[2].CLK
clk => sw1_4:inst23|temp[1].CLK
clk => sw1_4:inst23|temp[0].CLK
clk => rd_contr:inst10|inst17.CLK
clk => oesel:inst1|odden~reg0.CLK
clk => sw1_4:inst26|ad_clk1.CLK
clk => sw1_4:inst26|cnt.CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[6].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[5].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[4].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[3].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[2].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[1].CLK
clk => rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[0].CLK
clk => rd_contract:inst22|wconout[7]~reg0.CLK
clk => rd_contract:inst22|wconout[6]~reg0.CLK
clk => rd_contract:inst22|wconout[5]~reg0.CLK
clk => rd_contract:inst22|wconout[4]~reg0.CLK
clk => rd_contract:inst22|wconout[3]~reg0.CLK
clk => rd_contract:inst22|wconout[2]~reg0.CLK
clk => rd_contract:inst22|wconout[1]~reg0.CLK
clk => rd_contract:inst22|wconout[0]~reg0.CLK
clk => sw1_4:inst23|cnt.CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[6].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[5].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[4].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[3].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[2].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[1].CLK
clk => rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[1]|a_csnbuffer:result_node|cs_buffer[0].CLK
clk => rd_contract:inst25|wconout[7]~reg0.CLK
clk => rd_contract:inst25|wconout[6]~reg0.CLK
clk => rd_contract:inst25|wconout[5]~reg0.CLK
clk => rd_contract:inst25|wconout[4]~reg0.CLK
clk => rd_contract:inst25|wconout[3]~reg0.CLK
clk => rd_contract:inst25|wconout[2]~reg0.CLK
clk => rd_contract:inst25|wconout[1]~reg0.CLK
clk => rd_contract:inst25|wconout[0]~reg0.CLK