📄 rader_hilbert.map.rpt
字号:
; Total fan-out ; 891 ;
; Average fan-out ; 2.54 ;
+---------------------------------------------+-------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
; |rader_hilbert ; 296 (0) ; 242 ; 0 ; 4 ; 0 ; 2 ; 0 ; 51 ; 0 ; 54 (0) ; 184 (0) ; 58 (0) ; 100 (0) ; 0 (0) ; |rader_hilbert ;
; |adddiv2:inst44| ; 17 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 17 (0) ; 0 (0) ; 0 (0) ; 17 (0) ; 0 (0) ; |rader_hilbert|adddiv2:inst44 ;
; |rd_lpm_add_sub0:lpm_add_sub0_component| ; 17 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 17 (0) ; 0 (0) ; 0 (0) ; 17 (0) ; 0 (0) ; |rader_hilbert|adddiv2:inst44|rd_lpm_add_sub0:lpm_add_sub0_component ;
; |lpm_add_sub:lpm_add_sub_component| ; 17 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 17 (0) ; 0 (0) ; 0 (0) ; 17 (0) ; 0 (0) ; |rader_hilbert|adddiv2:inst44|rd_lpm_add_sub0:lpm_add_sub0_component|lpm_add_sub:lpm_add_sub_component ;
; |addcore:adder| ; 17 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 17 (0) ; 0 (0) ; 0 (0) ; 17 (0) ; 0 (0) ; |rader_hilbert|adddiv2:inst44|rd_lpm_add_sub0:lpm_add_sub0_component|lpm_add_sub:lpm_add_sub_component|addcore:adder ;
; |a_csnbuffer:result_node| ; 17 (17) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 17 (17) ; 0 (0) ; 0 (0) ; 17 (17) ; 0 (0) ; |rader_hilbert|adddiv2:inst44|rd_lpm_add_sub0:lpm_add_sub0_component|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node ;
; |contrIQ:inst4| ; 3 (3) ; 3 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 1 (1) ; 2 (2) ; 0 (0) ; 0 (0) ; |rader_hilbert|contrIQ:inst4 ;
; |expand:inst17| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|expand:inst17 ;
; |expand:inst6| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|expand:inst6 ;
; |indatamux:inst| ; 32 (0) ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 32 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|indatamux:inst ;
; |rh_lpm_dff0:inst1| ; 16 (0) ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 16 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|indatamux:inst|rh_lpm_dff0:inst1 ;
; |lpm_ff:lpm_ff_component| ; 16 (16) ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 16 (16) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|indatamux:inst|rh_lpm_dff0:inst1|lpm_ff:lpm_ff_component ;
; |rh_lpm_dff0:inst| ; 16 (0) ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 16 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|indatamux:inst|rh_lpm_dff0:inst ;
; |lpm_ff:lpm_ff_component| ; 16 (16) ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 16 (16) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|indatamux:inst|rh_lpm_dff0:inst|lpm_ff:lpm_ff_component ;
; |oesel:inst1| ; 2 (2) ; 2 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; 0 (0) ; |rader_hilbert|oesel:inst1 ;
; |rd_contr:inst10| ; 7 (7) ; 7 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 7 (7) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rd_contr:inst10 ;
; |rd_contract:inst22| ; 18 (18) ; 17 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 (1) ; 8 (8) ; 9 (9) ; 8 (8) ; 0 (0) ; |rader_hilbert|rd_contract:inst22 ;
; |rd_contract:inst25| ; 17 (17) ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 (1) ; 8 (8) ; 8 (8) ; 8 (8) ; 0 (0) ; |rader_hilbert|rd_contract:inst25 ;
; |rh_lpm_add_sub1:inst19| ; 25 (0) ; 17 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 8 (0) ; 0 (0) ; 17 (0) ; 25 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_add_sub1:inst19 ;
; |lpm_add_sub:lpm_add_sub_component| ; 25 (0) ; 17 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 8 (0) ; 0 (0) ; 17 (0) ; 25 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component ;
; |addcore:adder1[0]| ; 17 (0) ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 8 (0) ; 0 (0) ; 9 (0) ; 17 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0] ;
; |a_csnbuffer:result_node| ; 17 (17) ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 8 (8) ; 0 (0) ; 9 (9) ; 17 (17) ; 0 (0) ; |rader_hilbert|rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node ;
; |addcore:adder1_0[1]| ; 8 (0) ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 8 (0) ; 8 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1] ;
; |a_csnbuffer:result_node| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 8 (8) ; 8 (8) ; 0 (0) ; |rader_hilbert|rh_lpm_add_sub1:inst19|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]|a_csnbuffer:result_node ;
; |rh_lpm_add_sub1:inst21| ; 25 (0) ; 17 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 8 (0) ; 0 (0) ; 17 (0) ; 25 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_add_sub1:inst21 ;
; |lpm_add_sub:lpm_add_sub_component| ; 25 (0) ; 17 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 8 (0) ; 0 (0) ; 17 (0) ; 25 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component ;
; |addcore:adder1[0]| ; 17 (0) ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 8 (0) ; 0 (0) ; 9 (0) ; 17 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0] ;
; |a_csnbuffer:result_node| ; 17 (17) ; 9 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 8 (8) ; 0 (0) ; 9 (9) ; 17 (17) ; 0 (0) ; |rader_hilbert|rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1[0]|a_csnbuffer:result_node ;
; |addcore:adder1_0[1]| ; 8 (0) ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 8 (0) ; 8 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1] ;
; |a_csnbuffer:result_node| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 8 (8) ; 8 (8) ; 0 (0) ; |rader_hilbert|rh_lpm_add_sub1:inst21|lpm_add_sub:lpm_add_sub_component|addcore:adder1_0[1]|a_csnbuffer:result_node ;
; |rh_lpm_dff0:inst11| ; 16 (0) ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 16 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_dff0:inst11 ;
; |lpm_ff:lpm_ff_component| ; 16 (16) ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 16 (16) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_dff0:inst11|lpm_ff:lpm_ff_component ;
; |rh_lpm_dff0:inst12| ; 8 (0) ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_dff0:inst12 ;
; |lpm_ff:lpm_ff_component| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_dff0:inst12|lpm_ff:lpm_ff_component ;
; |rh_lpm_dff0:inst13| ; 16 (0) ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 16 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_dff0:inst13 ;
; |lpm_ff:lpm_ff_component| ; 16 (16) ; 16 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 16 (16) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_dff0:inst13|lpm_ff:lpm_ff_component ;
; |rh_lpm_dff0:inst14| ; 8 (0) ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_dff0:inst14 ;
; |lpm_ff:lpm_ff_component| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_dff0:inst14|lpm_ff:lpm_ff_component ;
; |rh_lpm_mult0:inst15| ; 0 (0) ; 0 ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_mult0:inst15 ;
; |lpm_mult:lpm_mult_component| ; 0 (0) ; 0 ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_mult0:inst15|lpm_mult:lpm_mult_component ;
; |mult_v7u:auto_generated| ; 0 (0) ; 0 ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_mult0:inst15|lpm_mult:lpm_mult_component|mult_v7u:auto_generated ;
; |rh_lpm_mult_Q:inst2| ; 0 (0) ; 0 ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_mult_Q:inst2 ;
; |lpm_mult:lpm_mult_component| ; 0 (0) ; 0 ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_mult_Q:inst2|lpm_mult:lpm_mult_component ;
; |mult_v7u:auto_generated| ; 0 (0) ; 0 ; 0 ; 2 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |rader_hilbert|rh_lpm_mult_Q:inst2|lpm_mult:lpm_mult_component|mult_v7u:auto_generated ;
; |subdiv2:inst24| ; 17 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 17 (0) ; 0 (0) ; 0 (0) ; 17 (0) ; 0 (0) ; |rader_hilbert|subdiv2:inst24 ;
; |rd_lpm_add_sub2:lpm_add_sub2_component| ; 17 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 17 (0) ; 0 (0) ; 0 (0) ; 17 (0) ; 0 (0) ; |rader_hilbert|subdiv2:inst24|rd_lpm_add_sub2:lpm_add_sub2_component ;
; |lpm_add_sub:lpm_add_sub_component| ; 17 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 17 (0) ; 0 (0) ; 0 (0) ; 17 (0) ; 0 (0) ; |rader_hilbert|subdiv2:inst24|rd_lpm_add_sub2:lpm_add_sub2_component|lpm_add_sub:lpm_add_sub_component ;
; |addcore:adder| ; 17 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 17 (0) ; 0 (0) ; 0 (0) ; 17 (0) ; 0 (0) ; |rader_hilbert|subdiv2:inst24|rd_lpm_add_sub2:lpm_add_sub2_component|lpm_add_sub:lpm_add_sub_component|addcore:adder ;
; |a_csnbuffer:result_node| ; 17 (17) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 17 (17) ; 0 (0) ; 0 (0) ; 17 (17) ; 0 (0) ; |rader_hilbert|subdiv2:inst24|rd_lpm_add_sub2:lpm_add_sub2_component|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node ;
; |sw1_4:inst23| ; 35 (35) ; 34 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 (1) ; 32 (32) ; 2 (2) ; 0 (0) ; 0 (0) ; |rader_hilbert|sw1_4:inst23 ;
; |sw1_4:inst26| ; 34 (34) ; 33 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 1 (1) ; 32 (32) ; 1 (1) ; 0 (0) ; 0 (0) ; |rader_hilbert|sw1_4:inst26 ;
+------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary ;
+----------------------------------+-------------+
; Statistic ; Number Used ;
+----------------------------------+-------------+
; Simple Multipliers (9-bit) ; 0 ;
; Simple Multipliers (18-bit) ; 2 ;
; Simple Multipliers (36-bit) ; 0 ;
; Multiply Accumulators (18-bit) ; 0 ;
; Two-Multipliers Adders (9-bit) ; 0 ;
; Two-Multipliers Adders (18-bit) ; 0 ;
; Four-Multipliers Adders (9-bit) ; 0 ;
; Four-Multipliers Adders (18-bit) ; 0 ;
; DSP Blocks ; -- ;
; DSP Block 9-bit Elements ; 4 ;
; Signed Multipliers ; 2 ;
; Unsigned Multipliers ; 0 ;
; Mixed Sign Multipliers ; 0 ;
; Variable Sign Multipliers ; 0 ;
; Dedicated Shift Register Chains ; 0 ;
+----------------------------------+-------------+
Note: number of DSP Blocks used is only available after a successful fit.
+------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis ;
+-----------------------------------------------------------------+------------------------------+
; Register name ; Reason for Removal ;
+-----------------------------------------------------------------+------------------------------+
; inst21/lpm_add_sub_component/adder1[0]/result_node/sout_node[7] ; Lost fanout ;
; inst21/lpm_add_sub_component/adder1[0]/result_node/sout_node[6] ; Lost fanout ;
; inst21/lpm_add_sub_component/adder1[0]/result_node/sout_node[5] ; Lost fanout ;
; inst21/lpm_add_sub_component/adder1[0]/result_node/sout_node[4] ; Lost fanout ;
; inst21/lpm_add_sub_component/adder1[0]/result_node/sout_node[3] ; Lost fanout ;
; inst21/lpm_add_sub_component/adder1[0]/result_node/sout_node[2] ; Lost fanout ;
; inst21/lpm_add_sub_component/adder1[0]/result_node/sout_node[1] ; Lost fanout ;
; inst21/lpm_add_sub_component/adder1[0]/result_node/sout_node[0] ; Lost fanout ;
; inst19/lpm_add_sub_component/adder1[0]/result_node/sout_node[7] ; Lost fanout ;
; inst19/lpm_add_sub_component/adder1[0]/result_node/sout_node[6] ; Lost fanout ;
; inst19/lpm_add_sub_component/adder1[0]/result_node/sout_node[5] ; Lost fanout ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -