rader_hilbert.fit.rpt

FPGA开发光盘各章节实例的设计工程与源码

; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
; Stop After Congestion Map Generation               ; Off                            ; Off                            ;
; Use smart compilation                              ; Off                            ; Off                            ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/liu/我的硕士论文/hilbert/rader_hilbert3/quartus/rader_hilbert.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 296 / 25,660 ( 1 % )   ;
;     -- Combinational with no register       ; 54                     ;
;     -- Register only                        ; 184                    ;
;     -- Combinational with a register        ; 58                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1                      ;
;     -- 3 input functions                    ; 80                     ;
;     -- 2 input functions                    ; 25                     ;
;     -- 1 input functions                    ; 70                     ;
;     -- 0 input functions                    ; 120                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 204                    ;
;     -- arithmetic mode                      ; 92                     ;
;     -- qfbk mode                            ; 0                      ;
;     -- register cascade mode                ; 0                      ;
;     -- synchronous clear/load mode          ; 120                    ;
;     -- asynchronous clear/load mode         ; 0                      ;
;                                             ;                        ;
; Total registers                             ; 242 / 29,168 ( < 1 % ) ;
; Total LABs                                  ; 49 / 2,566 ( 2 % )     ;
; Logic elements in carry chains              ; 100                    ;
; User inserted logic elements                ; 0                      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 51 / 598 ( 9 % )       ;
;     -- Clock pins                           ; 2 / 16 ( 13 % )        ;
; Global signals                              ; 2                      ;
; M512s                                       ; 0 / 224 ( 0 % )        ;
; M4Ks                                        ; 0 / 138 ( 0 % )        ;
; M-RAMs                                      ; 0 / 2 ( 0 % )          ;
; Total memory bits                           ; 0 / 1,944,576 ( 0 % )  ;
; Total RAM block bits                        ; 0 / 1,944,576 ( 0 % )  ;
; DSP block 9-bit elements                    ; 4 / 80 ( 5 % )         ;
; PLLs                                        ; 0 / 6 ( 0 % )          ;
; Global clocks                               ; 2 / 16 ( 13 % )        ;
; Regional clocks                             ; 0 / 16 ( 0 % )         ;
; Fast regional clocks                        ; 0 / 8 ( 0 % )          ;
; SERDES transmitters                         ; 0 / 78 ( 0 % )         ;
; SERDES receivers                            ; 0 / 78 ( 0 % )         ;
; Average interconnect usage                  ; 0%                     ;
; Peak interconnect usage                     ; 1%                     ;
; Maximum fan-out node                        ; clk                    ;
; Maximum fan-out                             ; 162                    ;
; Highest non-global fan-out signal           ; contrIQ:inst4|inst9    ;
; Highest non-global fan-out                  ; 35                     ;
; Total fan-out                               ; 943                    ;
; Average fan-out                             ; 2.68                   ;
+---------------------------------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ad_end ; P27   ; 2        ; 0            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk    ; R25   ; 1        ; 0            ; 21           ; 0           ; 162                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; xn[0]  ; AC7   ; 7        ; 70           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;