start_rtl.hier_info
来自「FPGA开发光盘各章节实例的设计工程与源码」· HIER_INFO 代码 · 共 9 行
HIER_INFO
9 行
|start_rtl
clk => carryout~reg0.CLK
clk => count[0].CLK
clk => count[1].CLK
clk => count[2].CLK
carryout <= carryout~reg0.DB_MAX_OUTPUT_PORT_TYPE
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?