tst_mult.fit.rpt

FPGA开发光盘各章节实例的设计工程与源码

; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
; Stop After Congestion Map Generation               ; Off                            ; Off                            ;
; Use smart compilation                              ; Off                            ; Off                            ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/复件 tijiao/程序及软件/cht04/s04p11tst_mult/tst_mult.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+---------------------------------------------+-----------------------------------------------+
; Resource                                    ; Usage                                         ;
+---------------------------------------------+-----------------------------------------------+
; Total logic elements                        ; 0 / 10,570 ( 0 % )                            ;
;     -- Combinational with no register       ; 0                                             ;
;     -- Register only                        ; 0                                             ;
;     -- Combinational with a register        ; 0                                             ;
;                                             ;                                               ;
; Logic element usage by number of LUT inputs ;                                               ;
;     -- 4 input functions                    ; 0                                             ;
;     -- 3 input functions                    ; 0                                             ;
;     -- 2 input functions                    ; 0                                             ;
;     -- 1 input functions                    ; 0                                             ;
;     -- 0 input functions                    ; 0                                             ;
;                                             ;                                               ;
; Logic elements by mode                      ;                                               ;
;     -- normal mode                          ; 0                                             ;
;     -- arithmetic mode                      ; 0                                             ;
;     -- qfbk mode                            ; 0                                             ;
;     -- register cascade mode                ; 0                                             ;
;     -- synchronous clear/load mode          ; 0                                             ;
;     -- asynchronous clear/load mode         ; 0                                             ;
;                                             ;                                               ;
; Total registers                             ; 0 / 13,052 ( 0 % )                            ;
; Total LABs                                  ; 0 / 1,057 ( 0 % )                             ;
; Logic elements in carry chains              ; 0                                             ;
; User inserted logic elements                ; 0                                             ;
; Virtual pins                                ; 0                                             ;
; I/O pins                                    ; 32 / 427 ( 7 % )                              ;
;     -- Clock pins                           ; 0 / 16 ( 0 % )                                ;
; Global signals                              ; 0                                             ;
; M512s                                       ; 0 / 94 ( 0 % )                                ;
; M4Ks                                        ; 0 / 60 ( 0 % )                                ;
; M-RAMs                                      ; 0 / 1 ( 0 % )                                 ;
; Total memory bits                           ; 0 / 920,448 ( 0 % )                           ;
; Total RAM block bits                        ; 0 / 920,448 ( 0 % )                           ;
; DSP block 9-bit elements                    ; 1 / 48 ( 2 % )                                ;
; PLLs                                        ; 0 / 6 ( 0 % )                                 ;
; Global clocks                               ; 0 / 16 ( 0 % )                                ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                ;
; Fast regional clocks                        ; 0 / 8 ( 0 % )                                 ;
; SERDES transmitters                         ; 0 / 44 ( 0 % )                                ;
; SERDES receivers                            ; 0 / 44 ( 0 % )                                ;
; Average interconnect usage                  ; 0%                                            ;
; Peak interconnect usage                     ; 0%                                            ;
; Maximum fan-out node                        ; lpm_mult:u1|mult_p2o:auto_generated|result[0] ;
; Maximum fan-out                             ; 16                                            ;
; Highest non-global fan-out signal           ; lpm_mult:u1|mult_p2o:auto_generated|result[0] ;
; Highest non-global fan-out                  ; 1                                             ;
; Total fan-out                               ; 33                                            ;
; Average fan-out                             ; 0.94                                          ;
+---------------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; a[0] ; U25   ; 1        ; 0            ; 10           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[1] ; V28   ; 1        ; 0            ; 9            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[2] ; AB18  ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[3] ; AE19  ; 8        ; 9            ; 0            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[4] ; V25   ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[5] ; V26   ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[6] ; W26   ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; a[7] ; U20   ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;