d_trigger.v

来自「基于ATEREAL EPM1270T144C5N CPLD 压力传感器数据采集源」· Verilog 代码 · 共 17 行

/****************************D触发器模块******************************/
module D_trigger(clk,din,rst_n,dout);
input  clk;
input  din;
input  rst_n;
output dout;
reg    dout;

always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
dout<=1'b0;
else
dout<=din;
end

endmodule