kkd.fit.rpt

基于ATEREAL EPM1270T144C5N CPLD 压力传感器数据采集源码 开发软件 Quartus II

; Slow Slew Rate                                         ; Off                            ; Off                            ;
; PCI I/O                                                ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                  ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                              ; Off                            ; Off                            ;
; Auto Delay Chains                                      ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic     ; Off                            ; Off                            ;
; Perform Register Duplication                           ; Off                            ; Off                            ;
; Perform Register Retiming                              ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                 ; Off                            ; Off                            ;
; Fitter Effort                                          ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                        ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication               ; Auto                           ; Auto                           ;
; Auto Register Duplication                              ; Auto                           ; Auto                           ;
; Auto Global Clock                                      ; On                             ; On                             ;
; Auto Global Register Control Signals                   ; On                             ; On                             ;
; Stop After Congestion Map Generation                   ; Off                            ; Off                            ;
; Use smart compilation                                  ; Off                            ; Off                            ;
+--------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/for_extent/test_cpld_1/test_cpld/kkd.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 779 / 1,270 ( 61 % ) ;
;     -- Combinational with no register       ; 76                   ;
;     -- Register only                        ; 368                  ;
;     -- Combinational with a register        ; 335                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 171                  ;
;     -- 3 input functions                    ; 135                  ;
;     -- 2 input functions                    ; 79                   ;
;     -- 1 input functions                    ; 125                  ;
;     -- 0 input functions                    ; 269                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 641                  ;
;     -- arithmetic mode                      ; 138                  ;
;     -- qfbk mode                            ; 126                  ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 511                  ;
;     -- asynchronous clear/load mode         ; 675                  ;
;                                             ;                      ;
; Total registers                             ; 703 / 1,270 ( 55 % ) ;
; Total LABs                                  ; 94 / 127 ( 74 % )    ;
; Logic elements in carry chains              ; 148                  ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 41 / 116 ( 35 % )    ;
;     -- Clock pins                           ; 2                    ;
; Global signals                              ; 4                    ;
; UFM blocks                                  ; 0 / 1 ( 0 % )        ;
; Global clocks                               ; 4 / 4 ( 100 % )      ;
; Average interconnect usage                  ; 17%                  ;
; Peak interconnect usage                     ; 23%                  ;
; Maximum fan-out node                        ; fw_delay:inst4|rst   ;
; Maximum fan-out                             ; 656                  ;
; Highest non-global fan-out signal           ; fw_delay:inst4|rst   ;
; Highest non-global fan-out                  ; 656                  ;
; Total fan-out                               ; 3650                 ;
; Average fan-out                             ; 4.45                 ;
+---------------------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage                                                                                                                                                                  ;
+------------------+--------+-------+--------+-------------+--------------+------------+-------+--------------+--------------+-------------------+------------------+-----------------+------------+
; LogicLock Region ; Origin ; Width ; Height ; Logic Cells ; LC Registers ; UFM Blocks ; Pins  ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ;
+------------------+--------+-------+--------+-------------+--------------+------------+-------+--------------+--------------+-------------------+------------------+-----------------+------------+
; Root Region      ; X0_Y0  ; 18    ; 12     ; 0 (0)       ; 0 (0)        ; 0 (0)      ; 0 (0) ; 0 (0)        ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ;
+------------------+--------+-------+--------+-------------+--------------+------------+-------+--------------+--------------+-------------------+------------------+-----------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                          ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; CLK          ; 89    ; 3        ; 17           ; 5            ; 1           ; 310                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; SDI0         ; 107   ; 3        ; 17           ; 9            ; 1           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; SDI1         ; 104   ; 3        ; 17           ; 8            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; SDI2         ; 101   ; 3        ; 17           ; 7            ; 4           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; cs           ; 122   ; 2        ; 10           ; 11           ; 2           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; dsp_clk      ; 121   ; 2        ; 10           ; 11           ; 1           ; 30                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; norm         ; 142   ; 2        ; 3            ; 11           ; 2           ; 11                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; pwm_fp_cs    ; 134   ; 2        ; 7            ; 11           ; 2           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; pwm_from_dsc ; 137   ; 2        ; 6            ; 11           ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; pwm_sign     ; 14    ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; qea1         ; 117   ; 2        ; 11           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;