📄 fir.map.rpt
字号:
; mult242.vhd ; yes ; User VHDL File ; C:/Documents and Settings/zjczhang/桌面/fir滤波器/firOK/mult242.vhd ;
; mult29.vhd ; yes ; User VHDL File ; C:/Documents and Settings/zjczhang/桌面/fir滤波器/firOK/mult29.vhd ;
; sub131314.vhd ; yes ; User VHDL File ; C:/Documents and Settings/zjczhang/桌面/fir滤波器/firOK/sub131314.vhd ;
; sub141616.vhd ; yes ; User VHDL File ; C:/Documents and Settings/zjczhang/桌面/fir滤波器/firOK/sub141616.vhd ;
; fir.bdf ; yes ; User Block Diagram/Schematic File ; C:/Documents and Settings/zjczhang/桌面/fir滤波器/firOK/fir.bdf ;
+----------------------------------+-----------------+------------------------------------+-----------------------------------------------------------------------+
+---------------------------------------------+
; Analysis & Synthesis Resource Usage Summary ;
+-----------------------------------+---------+
; Resource ; Usage ;
+-----------------------------------+---------+
; Total logic elements ; 729 ;
; Total combinational functions ; 561 ;
; -- Total 4-input functions ; 0 ;
; -- Total 3-input functions ; 73 ;
; -- Total 2-input functions ; 432 ;
; -- Total 1-input functions ; 40 ;
; -- Total 0-input functions ; 16 ;
; Combinational cells for routing ; 0 ;
; Total registers ; 435 ;
; Total logic cells in carry chains ; 488 ;
; I/O pins ; 18 ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 435 ;
; Total fan-out ; 2329 ;
; Average fan-out ; 3.12 ;
+-----------------------------------+---------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------+
; |fir ; 729 (0) ; 435 ; 0 ; 18 ; 0 ; 294 (0) ; 168 (0) ; 267 (0) ; 488 (0) ; |fir ;
; |add121313:inst1| ; 13 (13) ; 13 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 13 (13) ; 13 (13) ; |fir|add121313:inst1 ;
; |add121313:inst| ; 13 (13) ; 13 ; 0 ; 0 ; 0 ; 0 (0) ; 1 (1) ; 12 (12) ; 12 (12) ; |fir|add121313:inst ;
; |add121414:inst35| ; 14 (14) ; 14 ; 0 ; 0 ; 0 ; 0 (0) ; 1 (1) ; 13 (13) ; 13 (13) ; |fir|add121414:inst35 ;
; |add121616:inst36| ; 16 (16) ; 16 ; 0 ; 0 ; 0 ; 0 (0) ; 1 (1) ; 15 (15) ; 15 (15) ; |fir|add121616:inst36 ;
; |add141616:inst39| ; 16 (16) ; 8 ; 0 ; 0 ; 0 ; 8 (8) ; 0 (0) ; 8 (8) ; 16 (16) ; |fir|add141616:inst39 ;
; |add888:inst44| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 8 (8) ; 8 (8) ; |fir|add888:inst44 ;
; |add889:inst18| ; 9 (9) ; 9 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 9 (9) ; 9 (9) ; |fir|add889:inst18 ;
; |add889:inst19| ; 9 (9) ; 9 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 9 (9) ; 9 (9) ; |fir|add889:inst19 ;
; |add889:inst20| ; 9 (9) ; 9 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 9 (9) ; 9 (9) ; |fir|add889:inst20 ;
; |add889:inst21| ; 9 (9) ; 9 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 9 (9) ; 9 (9) ; |fir|add889:inst21 ;
; |add889:inst22| ; 9 (9) ; 9 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 9 (9) ; 9 (9) ; |fir|add889:inst22 ;
; |add889:inst23| ; 9 (9) ; 9 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 9 (9) ; 9 (9) ; |fir|add889:inst23 ;
; |add889:inst24| ; 9 (9) ; 9 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 9 (9) ; 9 (9) ; |fir|add889:inst24 ;
; |add889:inst25| ; 9 (9) ; 9 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 9 (9) ; 9 (9) ; |fir|add889:inst25 ;
; |dff15:inst41| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff15:inst41 ;
; |dff15:inst42| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff15:inst42 ;
; |dff15:inst43| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff15:inst43 ;
; |dff89:inst34| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff89:inst34 ;
; |dff8:inst11| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst11 ;
; |dff8:inst12| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst12 ;
; |dff8:inst13| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst13 ;
; |dff8:inst14| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst14 ;
; |dff8:inst15| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst15 ;
; |dff8:inst16| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst16 ;
; |dff8:inst17| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst17 ;
; |dff8:inst2| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst2 ;
; |dff8:inst3| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst3 ;
; |dff8:inst4| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst4 ;
; |dff8:inst5| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst5 ;
; |dff8:inst6| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst6 ;
; |dff8:inst7| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst7 ;
; |dff8:inst8| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst8 ;
; |dff8:inst9| ; 8 (8) ; 8 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 0 (0) ; 0 (0) ; |fir|dff8:inst9 ;
; |mult12:inst26| ; 11 (11) ; 11 ; 0 ; 0 ; 0 ; 0 (0) ; 1 (1) ; 10 (10) ; 10 (10) ; |fir|mult12:inst26 ;
; |mult13:inst28| ; 42 (42) ; 12 ; 0 ; 0 ; 0 ; 30 (30) ; 1 (1) ; 11 (11) ; 31 (31) ; |fir|mult13:inst28 ;
; |mult13:inst30| ; 42 (42) ; 12 ; 0 ; 0 ; 0 ; 30 (30) ; 1 (1) ; 11 (11) ; 31 (31) ; |fir|mult13:inst30 ;
; |mult14:inst32| ; 42 (42) ; 12 ; 0 ; 0 ; 0 ; 30 (30) ; 1 (1) ; 11 (11) ; 31 (31) ; |fir|mult14:inst32 ;
; |mult162:inst33| ; 45 (45) ; 15 ; 0 ; 0 ; 0 ; 30 (30) ; 3 (3) ; 12 (12) ; 32 (32) ; |fir|mult162:inst33 ;
; |mult18:inst27| ; 13 (13) ; 13 ; 0 ; 0 ; 0 ; 0 (0) ; 3 (3) ; 10 (10) ; 10 (10) ; |fir|mult18:inst27 ;
; |mult242:inst40| ; 91 (91) ; 8 ; 0 ; 0 ; 0 ; 83 (83) ; 0 (0) ; 8 (8) ; 79 (79) ; |fir|mult242:inst40 ;
; |mult29:inst29| ; 66 (66) ; 13 ; 0 ; 0 ; 0 ; 53 (53) ; 1 (1) ; 12 (12) ; 54 (54) ; |fir|mult29:inst29 ;
; |mult52:inst31| ; 43 (43) ; 13 ; 0 ; 0 ; 0 ; 30 (30) ; 2 (2) ; 11 (11) ; 31 (31) ; |fir|mult52:inst31 ;
; |sub131314:inst37| ; 14 (14) ; 14 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 14 (14) ; 14 (14) ; |fir|sub131314:inst37 ;
; |sub141616:inst38| ; 16 (16) ; 16 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 16 (16) ; 16 (16) ; |fir|sub141616:inst38 ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Total registers ; 435 ;
; Number of registers using Synchronous Clear ; 0 ;
; Number of registers using Synchronous Load ; 0 ;
; Number of registers using Asynchronous Clear ; 152 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 0 ;
; Number of registers using Preset ; 0 ;
+----------------------------------------------+-------+
+--------------------------------+
; Analysis & Synthesis Equations ;
+--------------------------------+
The equations can be found in C:/Documents and Settings/zjczhang/桌面/fir滤波器/firOK/fir.map.eqn.
+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
Info: Processing started: Wed Mar 05 21:21:22 2008
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off fir -c fir
Info: Found 2 design units, including 1 entities, in source file dff89.vhd
Info: Found design unit 1: dff89-a
Info: Found entity 1: dff89
Info: Found 2 design units, including 1 entities, in source file add888.vhd
Info: Found design unit 1: add888-a
Info: Found entity 1: add888
Info: Found 2 design units, including 1 entities, in source file dff15.vhd
Info: Found design unit 1: dff15-a
Info: Found entity 1: dff15
Info: Found 2 design units, including 1 entities, in source file mult52.vhd
Info: Found design unit 1: mult52-a
Info: Found entity 1: mult52
Info: Found 2 design units, including 1 entities, in source file add121313.vhd
Info: Found design unit 1: add121313-a
Info: Found entity 1: add121313
Info: Found 2 design units, including 1 entities, in source file add121414.vhd
Info: Found design unit 1: add121414-a
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -