bit_cut.v

来自「用fpga+usb显现的4通道800K的数据采集方案」· Verilog 代码 · 共 7 行

module bit_cut(D_in,D_out);
input signed[33:0] D_in;
output signed[15:0] D_out;

assign D_out=D_in[33:18];

endmodule