⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 test_div.fit.rpt

📁 Altera的FPGA设计的硬件除法器
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; 94       ; 76         ; 3        ; NUMER[3]                                  ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 95       ; 77         ; 3        ; #TDI                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 78         ; 3        ; NUMER[5]                                  ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 97       ; 79         ; 3        ; QUOTIENT[14]                              ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 98       ; 80         ; 3        ; QUOTIENT[4]                               ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 99       ; 81         ; 3        ; QUOTIENT[3]                               ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 100      ; 82         ; 3        ; NUMER[12]                                 ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 101      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 102      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 83         ; 3        ; NUMER[10]                                 ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 104      ; 84         ; 3        ; QUOTIENT[9]                               ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 105      ; 85         ; 3        ; QUOTIENT[0]                               ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 106      ; 86         ; 3        ; QUOTIENT[11]                              ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 107      ; 87         ; 3        ; NUMER[11]                                 ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 108      ; 88         ; 3        ; NUMER[9]                                  ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ; 89         ; 2        ; QUOTIENT[10]                              ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 110      ; 90         ; 2        ; QUOTIENT[8]                               ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 111      ; 91         ; 2        ; DENOM[15]                                 ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 112      ; 92         ; 2        ; QUOTIENT[15]                              ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 113      ; 93         ; 2        ; QUOTIENT[12]                              ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 114      ; 94         ; 2        ; NUMER[8]                                  ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 115      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 95         ; 2        ; QUOTIENT[7]                               ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 96         ; 2        ; QUOTIENT[2]                               ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 97         ; 2        ; QUOTIENT[6]                               ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 122      ; 98         ; 2        ; NUMER[15]                                 ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 123      ; 99         ; 2        ; NUMER[14]                                 ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 124      ; 100        ; 2        ; QUOTIENT[13]                              ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 125      ; 101        ; 2        ; QUOTIENT[5]                               ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ; 102        ; 2        ; NUMER[7]                                  ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 127      ; 103        ; 2        ; QUOTIENT[1]                               ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 128      ; 104        ; 2        ; REMAIN[15]                                ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 129      ; 105        ; 2        ; NUMER[6]                                  ; input  ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ; 106        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 107        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 108        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 109        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 110        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 136      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 137      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 138      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 111        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 112        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 113        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 114        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 115        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 116        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                 ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                           ;
+--------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |test_div                                  ; 414 (0)     ; 0            ; 0           ; 0    ; 65   ; 0            ; 414 (0)      ; 0 (0)             ; 0 (0)            ; 196 (0)         ; 0 (0)      ; |test_div                                                                                                                                                     ;
;    |divide0:inst|                          ; 414 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 414 (0)      ; 0 (0)             ; 0 (0)            ; 196 (0)         ; 0 (0)      ; |test_div|divide0:inst                                                                                                                                        ;
;       |lpm_divide:lpm_divide_component|    ; 414 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 414 (0)      ; 0 (0)             ; 0 (0)            ; 196 (0)         ; 0 (0)      ; |test_div|divide0:inst|lpm_divide:lpm_divide_component                                                                                                        ;
;          |lpm_divide_q8p:auto_generated|   ; 414 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 414 (0)      ; 0 (0)             ; 0 (0)            ; 196 (0)         ; 0 (0)      ; |test_div|divide0:inst|lpm_divide:lpm_divide_component|lpm_divide_q8p:auto_generated                                                                          ;
;             |sign_div_unsign_79h:divider|  ; 414 (32)    ; 0            ; 0           ; 0    ; 0    ; 0            ; 414 (32)     ; 0 (0)             ; 0 (0)            ; 196 (0)         ; 0 (0)      ; |test_div|divide0:inst|lpm_divide:lpm_divide_component|lpm_divide_q8p:auto_generated|sign_div_unsign_79h:divider                                              ;
;                |add_sub_g6f:compl_adder1|  ; 32 (32)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 17 (17)         ; 0 (0)      ; |test_div|divide0:inst|lpm_divide:lpm_divide_component|lpm_divide_q8p:auto_generated|sign_div_unsign_79h:divider|add_sub_g6f:compl_adder1                     ;
;                |add_sub_g6f:compl_adder_4| ; 16 (16)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; 0 (0)      ; |test_div|divide0:inst|lpm_divide:lpm_divide_component|lpm_divide_q8p:auto_generated|sign_div_unsign_79h:divider|add_sub_g6f:compl_adder_4                    ;
;                |add_sub_oac:adder|         ; 32 (32)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; 0 (0)      ; |test_div|divide0:inst|lpm_divide:lpm_divide_component|lpm_divide_q8p:auto_generated|sign_div_unsign_79h:divider|add_sub_oac:adder                            ;
;                |alt_u_div_aue:divider|     ; 302 (154)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 3

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -