ps2key_top.v

来自「本实例是学习fpga的入门程序 希望大家喜欢」· Verilog 代码 · 共 59 行

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    20:17:44 03/10/2007 
// Design Name: 
// Module Name:    ps2key_top 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module ps2key_top(clk, rst_n, ps2c_in, ps2d_in,txd);
    input clk;
    input rst_n;
    input ps2c_in;
    input ps2d_in;
    output txd;



wire [7:0] dout;
wire keyready;
wire clk_uart;
clock_gen_select uartclocl(
                         .clk(clk),
                         .reset(!rst_n),
                         .rate_select(3'b111),
                         .clk_out(clk_uart)
                         );
								 
ps2shortkey ps2keys(.clk(clk), 
				  .rst_n(rst_n), 
				  .ps2c(ps2c_in), 
				  .ps2d(ps2d_in), 
				  .dout(dout), 
				  .ready(keyready));


				  
uart_tx uart_tx(
					.clk(clk), 
					.rst_n(rst_n), 
					.clk_uart(clk_uart), 
					.txdata(dout), 
					.txstart(keyready), 
					.txend(), 
					.txd(txd));

endmodule