sp306_led_top.v

来自「本实例是学习fpga的入门程序 希望大家喜欢」· Verilog 代码 · 共 44 行

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    15:40:33 04/29/2009 
// Design Name: 
// Module Name:    sp306_led_top 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module sp306_led_top(clk, rst_n, sw1, hc_cp, hc_si);
    input clk;
    input rst_n;
    input sw1;
    output hc_cp;
    output hc_si;
wire [15:0]  cnt_out;
counter counter_inst(
   .clk     (clk),
	.rst_n   (rst_n),
	.dir	   (sw1),
	.cnt_out (cnt_out)
   );
hc_led hc_led_inst(
	.clk      (clk),
	.rst_n    (rst_n),
	.led      (4'b1111),
	.data_value(cnt_out),
	.dot      (4'b0000),
	.hc_si    (hc_si),
	.hc_cp    (hc_cp)
	);
endmodule