any_div.fit.rpt

在quartus开发环境下

+----------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                  ;
+------------+--------------------+---------+-------+--------+----------------------+------------------+---------------------------+
; Name       ; Location           ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+--------------------+---------+-------+--------+----------------------+------------------+---------------------------+
; Equal0~344 ; LCCOMB_X20_Y11_N18 ; 3       ; Clock ; no     ; --                   ; --               ; --                        ;
; clk        ; PIN_17             ; 32      ; Clock ; yes    ; Global clock         ; GCLK2            ; --                        ;
+------------+--------------------+---------+-------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_17   ; 32      ; Global clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------+----------+
; Name                 ; Fan-Out  ;
+----------------------+----------+
; Equal0~344           ; 3        ;
; cnt1[1]              ; 2        ;
; cnt1[31]             ; 2        ;
; cnt1[30]             ; 2        ;
; cnt1[29]             ; 2        ;
; cnt1[28]             ; 2        ;
; cnt1[27]             ; 2        ;
; cnt1[26]             ; 2        ;
; cnt1[25]             ; 2        ;
; cnt1[24]             ; 2        ;
; cnt1[23]             ; 2        ;
; cnt1[2]              ; 2        ;
; cnt1[0]              ; 2        ;
; cnt1[3]              ; 2        ;
; cnt1[4]              ; 2        ;
; cnt1[5]              ; 2        ;
; cnt1[6]              ; 2        ;
; cnt1[7]              ; 2        ;
; cnt1[8]              ; 2        ;
; cnt1[9]              ; 2        ;
; cnt1[10]             ; 2        ;
; cnt1[11]             ; 2        ;
; cnt1[12]             ; 2        ;
; cnt1[13]             ; 2        ;
; cnt1[14]             ; 2        ;
; cnt1[15]             ; 2        ;
; cnt1[16]             ; 2        ;
; cnt1[17]             ; 2        ;
; cnt1[18]             ; 2        ;
; cnt1[19]             ; 2        ;
; cnt1[20]             ; 2        ;
; cnt1[21]             ; 2        ;
; cnt1[22]             ; 2        ;
; clkdiv1~_Duplicate_1 ; 2        ;
; cnt1[0]~feeder       ; 1        ;
; clkdiv1~2            ; 1        ;
; Add0~446             ; 1        ;
; Add0~445             ; 1        ;
; Add0~444             ; 1        ;
; Add0~443             ; 1        ;
; Add0~442             ; 1        ;
; Add0~441             ; 1        ;
; Add0~440             ; 1        ;
; Add0~439             ; 1        ;
; Add0~438             ; 1        ;
; Add0~437             ; 1        ;
; Add0~436             ; 1        ;
; Add0~435             ; 1        ;
; Add0~434             ; 1        ;
; Add0~433             ; 1        ;
+----------------------+----------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 40 / 15,666 ( < 1 % ) ;
; C16 interconnects          ; 0 / 812 ( 0 % )       ;
; C4 interconnects           ; 10 / 11,424 ( < 1 % ) ;
; Direct links               ; 25 / 15,666 ( < 1 % ) ;
; Global clocks              ; 1 / 8 ( 13 % )        ;
; Local interconnects        ; 39 / 4,608 ( < 1 % )  ;
; R24 interconnects          ; 0 / 652 ( 0 % )       ;
; R4 interconnects           ; 10 / 13,328 ( < 1 % ) ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 11.25) ; Number of LABs  (Total = 4) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 0                           ;
; 2                                           ; 0                           ;
; 3                                           ; 1                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 1                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 0                           ;
; 14                                          ; 0                           ;
; 15                                          ; 0                           ;
; 16                                          ; 2                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 0.75) ; Number of LABs  (Total = 4) ;
+------------------------------------+-----------------------------+
; 1 Clock                            ; 3                           ;
+------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 19.50) ; Number of LABs  (Total = 4) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 1                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;