📄 lifo.fit.rpt
字号:
; din[7] ; ; ;
; - stack[3][7] ; 1 ; 6 ;
; - stack[7][7] ; 1 ; 6 ;
; - stack[2][7] ; 1 ; 6 ;
; - stack[0][7] ; 1 ; 6 ;
; - stack[6][7]~feeder ; 1 ; 6 ;
; - stack[1][7]~feeder ; 1 ; 6 ;
; - stack[5][7]~feeder ; 1 ; 6 ;
; - stack[4][7]~feeder ; 1 ; 6 ;
+---------------------------+-------------------+---------+
+------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals ;
+--------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Decoder0~239 ; LCCOMB_X19_Y9_N2 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
; Decoder0~240 ; LCCOMB_X19_Y9_N0 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
; Decoder0~241 ; LCCOMB_X17_Y9_N30 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
; Decoder0~242 ; LCCOMB_X19_Y9_N22 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
; Decoder0~243 ; LCCOMB_X19_Y9_N12 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
; Decoder0~244 ; LCCOMB_X19_Y9_N4 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
; Decoder0~245 ; LCCOMB_X19_Y9_N20 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
; Decoder0~246 ; LCCOMB_X19_Y9_N10 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
; clk ; PIN_17 ; 78 ; Clock ; yes ; Global Clock ; GCLK2 ; -- ;
; clr ; PIN_18 ; 13 ; Async. clear ; yes ; Global Clock ; GCLK1 ; -- ;
; cnt[0] ; LCFF_X19_Y9_N19 ; 26 ; Sync. load ; no ; -- ; -- ; -- ;
; cnt[2]~1166 ; LCCOMB_X21_Y9_N26 ; 13 ; Sync. clear ; no ; -- ; -- ; -- ;
; dout[0]~2180 ; LCCOMB_X21_Y9_N22 ; 8 ; Clock enable ; no ; -- ; -- ; -- ;
+--------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk ; PIN_17 ; 78 ; Global Clock ; GCLK2 ; -- ;
; clr ; PIN_18 ; 13 ; Global Clock ; GCLK1 ; -- ;
+------+----------+---------+----------------------+------------------+---------------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------------+------------+
; Name ; Fan-Out ;
+--------------------+------------+
; cnt[0] ; 26 ;
; cnt[1] ; 17 ;
; dout[0]~2173 ; 16 ;
; cnt[2] ; 15 ;
; cnt[2]~1166 ; 13 ;
; Add1~192 ; 12 ;
; Add1~191 ; 12 ;
; cnt[3] ; 9 ;
; din[7] ; 8 ;
; din[6] ; 8 ;
; din[5] ; 8 ;
; din[4] ; 8 ;
; din[3] ; 8 ;
; din[2] ; 8 ;
; din[1] ; 8 ;
; din[0] ; 8 ;
; Decoder0~246 ; 8 ;
; Decoder0~245 ; 8 ;
; Decoder0~244 ; 8 ;
; Decoder0~243 ; 8 ;
; Decoder0~242 ; 8 ;
; Decoder0~241 ; 8 ;
; Decoder0~240 ; 8 ;
; Decoder0~239 ; 8 ;
; dout[0]~2180 ; 8 ;
; dout[0]~2177 ; 8 ;
; dout[0]~2175 ; 8 ;
; Decoder0~238 ; 7 ;
; process0~1 ; 7 ;
; Equal0~22 ; 6 ;
; pop ; 4 ;
; push ; 4 ;
; clr ; 3 ;
; full~reg0 ; 2 ;
; empty~reg0 ; 2 ;
; stack[4][7]~feeder ; 1 ;
; stack[5][7]~feeder ; 1 ;
; stack[1][7]~feeder ; 1 ;
; stack[6][7]~feeder ; 1 ;
; stack[4][6]~feeder ; 1 ;
; stack[6][6]~feeder ; 1 ;
; stack[7][6]~feeder ; 1 ;
; stack[1][6]~feeder ; 1 ;
; stack[4][5]~feeder ; 1 ;
; stack[6][5]~feeder ; 1 ;
; stack[4][4]~feeder ; 1 ;
; stack[3][4]~feeder ; 1 ;
; stack[6][4]~feeder ; 1 ;
; stack[6][3]~feeder ; 1 ;
; stack[3][2]~feeder ; 1 ;
+--------------------+------------+
+-----------------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+------------------------+
; Block interconnects ; 158 / 26,052 ( < 1 % ) ;
; C16 interconnects ; 4 / 1,156 ( < 1 % ) ;
; C4 interconnects ; 71 / 17,952 ( < 1 % ) ;
; Direct links ; 33 / 26,052 ( < 1 % ) ;
; Global clocks ; 2 / 8 ( 25 % ) ;
; Local interconnects ; 32 / 8,256 ( < 1 % ) ;
; R24 interconnects ; 10 / 1,020 ( < 1 % ) ;
; R4 interconnects ; 74 / 22,440 ( < 1 % ) ;
+----------------------------+------------------------+
+---------------------------------------------------------------------------+
; LAB Logic Elements ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements (Average = 11.11) ; Number of LABs (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 1 ; 1 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -