lifo_1.fit.rpt

在quartus开发环境下

;      - stack[4][7]        ; 1                 ; 6       ;
;      - stack[0][7]        ; 1                 ; 6       ;
;      - stack[5][7]        ; 1                 ; 6       ;
;      - stack[1][7]        ; 1                 ; 6       ;
;      - stack[7][7]        ; 1                 ; 6       ;
+---------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                           ;
+--------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name         ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Decoder0~100 ; LCCOMB_X18_Y9_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~101 ; LCCOMB_X17_Y9_N16  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~102 ; LCCOMB_X16_Y10_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~103 ; LCCOMB_X17_Y10_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~104 ; LCCOMB_X17_Y10_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~97  ; LCCOMB_X16_Y10_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~98  ; LCCOMB_X16_Y10_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Decoder0~99  ; LCCOMB_X16_Y10_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk          ; PIN_17             ; 77      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clr          ; PIN_18             ; 12      ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; dout[0]~1152 ; LCCOMB_X16_Y10_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_17   ; 77      ; Global Clock         ; GCLK2            ; --                        ;
; clr  ; PIN_18   ; 12      ; Global Clock         ; GCLK1            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------------+------------+
; Name               ; Fan-Out    ;
+--------------------+------------+
; cnt[1]             ; 18         ;
; cnt[0]             ; 18         ;
; cnt[2]             ; 17         ;
; dout[0]~1147       ; 12         ;
; dout[0]~1146       ; 12         ;
; Add1~66            ; 12         ;
; Add1~65            ; 12         ;
; process0~3         ; 11         ;
; stack[7][1]~2211   ; 9          ;
; din[7]             ; 8          ;
; din[6]             ; 8          ;
; din[5]             ; 8          ;
; din[4]             ; 8          ;
; din[3]             ; 8          ;
; din[2]             ; 8          ;
; din[1]             ; 8          ;
; din[0]             ; 8          ;
; Decoder0~104       ; 8          ;
; Decoder0~103       ; 8          ;
; Decoder0~102       ; 8          ;
; Decoder0~101       ; 8          ;
; Decoder0~100       ; 8          ;
; Decoder0~99        ; 8          ;
; Decoder0~98        ; 8          ;
; Decoder0~97        ; 8          ;
; dout[0]~1152       ; 8          ;
; dout[0]~1150       ; 8          ;
; cnt[2]~1370        ; 7          ;
; x                  ; 7          ;
; pop                ; 4          ;
; push               ; 4          ;
; Equal1~28          ; 4          ;
; Equal0~23          ; 3          ;
; clr                ; 2          ;
; cnt[0]~1371        ; 2          ;
; empty~reg0         ; 2          ;
; stack[2][6]~feeder ; 1          ;
; stack[4][6]~feeder ; 1          ;
; stack[7][6]~feeder ; 1          ;
; stack[2][5]~feeder ; 1          ;
; stack[4][4]~feeder ; 1          ;
; stack[3][4]~feeder ; 1          ;
; stack[4][3]~feeder ; 1          ;
; stack[0][3]~feeder ; 1          ;
; stack[7][3]~feeder ; 1          ;
; stack[7][1]~feeder ; 1          ;
; stack[7][0]~feeder ; 1          ;
; stack[5][0]~feeder ; 1          ;
; cnt[2]~1376        ; 1          ;
; Equal0~24          ; 1          ;
+--------------------+------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 167 / 26,052 ( < 1 % ) ;
; C16 interconnects          ; 7 / 1,156 ( < 1 % )    ;
; C4 interconnects           ; 85 / 17,952 ( < 1 % )  ;
; Direct links               ; 34 / 26,052 ( < 1 % )  ;
; Global clocks              ; 2 / 8 ( 25 % )         ;
; Local interconnects        ; 30 / 8,256 ( < 1 % )   ;
; R24 interconnects          ; 7 / 1,020 ( < 1 % )    ;
; R4 interconnects           ; 100 / 22,440 ( < 1 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.10) ; Number of LABs  (Total = 10) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ;