📄 jiao_tong.sta.rpt
字号:
; -0.742 ; 0.500 ; 1.242 ; High ; clk ; Rise ; count[10] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk ; Rise ; count[10] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk ; Rise ; count[8] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk ; Rise ; count[8] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk ; Rise ; count[9] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk ; Rise ; count[9] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk ; Rise ; count[11] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk ; Rise ; count[11] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; stx.st3 ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; stx.st3 ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1khz ; Rise ; \process2:count[1] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1khz ; Rise ; \process2:count[1] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1khz ; Rise ; \process2:count[2] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1khz ; Rise ; \process2:count[2] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; ql[3] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; ql[3] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; qh[0] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; qh[0] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1khz ; Rise ; \process2:count[3] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1khz ; Rise ; \process2:count[3] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1khz ; Rise ; clk1hz ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1khz ; Rise ; clk1hz ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; stx.st1 ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; stx.st1 ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; a ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; a ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; ql[0] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; ql[0] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; qh[3] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; qh[3] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1khz ; Rise ; \process2:count[8] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1khz ; Rise ; \process2:count[8] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; stx.st4 ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; stx.st4 ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; ql[1] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; ql[1] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; ql[2] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; ql[2] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; qh[2] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; qh[2] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; qh[1] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; qh[1] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1khz ; Rise ; \process2:count[7] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1khz ; Rise ; \process2:count[7] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1khz ; Rise ; \process2:count[5] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1khz ; Rise ; \process2:count[5] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1khz ; Rise ; \process2:count[6] ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1khz ; Rise ; \process2:count[6] ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; stx.st2 ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; stx.st2 ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; r1 ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; r1 ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; g1 ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; g1 ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; g2 ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; g2 ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; y1 ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; y1 ;
; -0.742 ; 0.500 ; 1.242 ; High ; clk1hz ; Rise ; y2 ;
; -0.742 ; 0.500 ; 1.242 ; Low ; clk1hz ; Rise ; y2 ;
+--------+--------------+----------------+-------+---------+------------+--------------------+
+-------------------------------------------------------------------+
; Setup Transfers ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk ; clk ; 190 ; 0 ; 0 ; 0 ;
; clk1hz ; clk1hz ; 174 ; 0 ; 0 ; 0 ;
; clk1khz ; clk1khz ; 109 ; 0 ; 0 ; 0 ;
+------------+----------+----------+----------+----------+----------+
+-------------------------------------------------------------------+
; Hold Transfers ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk ; clk ; 190 ; 0 ; 0 ; 0 ;
; clk1hz ; clk1hz ; 174 ; 0 ; 0 ; 0 ;
; clk1khz ; clk1khz ; 109 ; 0 ; 0 ; 0 ;
+------------+----------+----------+----------+----------+----------+
+------------------------------------------------+
; Unconstrained Paths ;
+---------------------------------+-------+------+
; Property ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks ; 0 ; 0 ;
; Unconstrained Clocks ; 0 ; 0 ;
; Unconstrained Input Ports ; 1 ; 1 ;
; Unconstrained Input Port Paths ; 31 ; 31 ;
; Unconstrained Output Ports ; 15 ; 15 ;
; Unconstrained Output Port Paths ; 78 ; 78 ;
+---------------------------------+-------+------+
+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
Info: Version 7.0 Build 33 02/05/2007 SJ Full Version
Info: Processing started: Sat Mar 31 20:47:19 2007
Info: Command: quartus_sta jiao_tong -c jiao_tong
Info: qsta_default_script.tcl version: 23.0.1.4
Warning: Found USE_TIMEQUEST_TIMING_ANALYZER=OFF. The TimeQuest Timing Analyzer is not the default Timing Analysis Tool during full compilation.
Info: Reading SDC File: 'jiao_tong.sdc'
Warning: Clock -name {clk} {clk} has no period requirement - check original QSF settings
Info: No base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
Info: create_clock -period 1.000 -waveform {0.000 0.500} -name clk1khz clk1khz
Info: create_clock -period 1.000 -waveform {0.000 0.500} -name clk clk
Info: create_clock -period 1.000 -waveform {0.000 0.500} -name clk1hz clk1hz
Info: Worst-case setup slack is -2.901
Info: Slack End Point TNS Clock
Info: ========= ============= =====================
Info: -2.901 -42.400 clk1hz
Info: -2.676 -26.088 clk
Info: -2.328 -17.114 clk1khz
Info: Worst-case hold slack is 0.499
Info: Slack End Point TNS Clock
Info: ========= ============= =====================
Info: 0.499 0.000 clk1khz
Info: 0.499 0.000 clk
Info: 0.499 0.000 clk1hz
Info: No recovery paths to report
Info: No removal paths to report
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
Info: Allocated 107 megabytes of memory during processing
Info: Processing ended: Sat Mar 31 20:47:23 2007
Info: Elapsed time: 00:00:04
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -