📄 ask.fit.rpt
字号:
; Optimize Hold Timing ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing ; Off ; Off ;
; PowerPlay Power Optimization ; Normal compilation ; Normal compilation ;
; Optimize Timing ; Normal compilation ; Normal compilation ;
; Optimize IOC Register Placement for Timing ; On ; On ;
; Limit to One Fitting Attempt ; Off ; Off ;
; Final Placement Optimizations ; Automatically ; Automatically ;
; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ;
; Fitter Initial Placement Seed ; 1 ; 1 ;
; PCI I/O ; Off ; Off ;
; Weak Pull-Up Resistor ; Off ; Off ;
; Enable Bus-Hold Circuitry ; Off ; Off ;
; Auto Global Memory Control Signals ; Off ; Off ;
; Auto Packed Registers -- Stratix II/III/Cyclone II/III ; Auto ; Auto ;
; Auto Delay Chains ; On ; On ;
; Auto Merge PLLs ; On ; On ;
; Ignore PLL Mode When Merging PLLs ; Off ; Off ;
; Perform Physical Synthesis for Combinational Logic ; Off ; Off ;
; Perform Register Duplication ; Off ; Off ;
; Perform Register Retiming ; Off ; Off ;
; Perform Asynchronous Signal Pipelining ; Off ; Off ;
; Fitter Effort ; Auto Fit ; Auto Fit ;
; Physical Synthesis Effort Level ; Normal ; Normal ;
; Auto Global Clock ; On ; On ;
; Auto Global Register Control Signals ; On ; On ;
; Stop After Congestion Map Generation ; Off ; Off ;
; Use smart compilation ; Off ; Off ;
+--------------------------------------------------------+--------------------------------+--------------------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations ;
+-----------------------------------------------------+-----------------+------------------+---------------------+-----------+------------------------------------------------------------------------------+------------------+
; Node ; Action ; Operation ; Reason ; Node Port ; Destination Node ; Destination Port ;
+-----------------------------------------------------+-----------------+------------------+---------------------+-----------+------------------------------------------------------------------------------+------------------+
; dds:ddsi|AltiMult:Producti|databint[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; dds:ddsi|AltiMult:Producti|lpm_mult:Mult0|mult_lm01:auto_generated|mac_mult1 ; DATAB ;
; dds:ddsi|AltiMult:Producti|databint[2] ; Duplicated ; Register Packing ; Timing optimization ; REGOUT ; dds:ddsi|AltiMult:Producti|databint[2]~_Duplicate_1 ; REGOUT ;
; dds:ddsi|AltiMult:Producti|databint[2]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; dds:ddsi|AltiMult:Producti|lpm_mult:Mult0|mult_lm01:auto_generated|mac_mult1 ; DATAB ;
; dds:ddsi|AltiMult:Producti|databint[2]~_Duplicate_1 ; Duplicated ; Register Packing ; Timing optimization ; REGOUT ; dds:ddsi|AltiMult:Producti|databint[2]~_Duplicate_2 ; REGOUT ;
; dds:ddsi|AltiMult:Producti|databint[2]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT ; dds:ddsi|AltiMult:Producti|lpm_mult:Mult0|mult_lm01:auto_generated|mac_mult1 ; DATAB ;
+-----------------------------------------------------+-----------------+------------------+---------------------+-----------+------------------------------------------------------------------------------+------------------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/my_eda3/ASK_FSK/ASK.pin.
+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+---------------------------+
; Resource ; Usage ;
+---------------------------------------------+---------------------------+
; Total logic elements ; 94 / 4,608 ( 2 % ) ;
; -- Combinational with no register ; 11 ;
; -- Register only ; 10 ;
; -- Combinational with a register ; 73 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 0 ;
; -- 3 input functions ; 38 ;
; -- <=2 input functions ; 46 ;
; -- Register only ; 10 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 46 ;
; -- arithmetic mode ; 38 ;
; ; ;
; Total registers* ; 83 / 4,851 ( 2 % ) ;
; -- Dedicated logic registers ; 83 / 4,608 ( 2 % ) ;
; -- I/O registers ; 0 / 243 ( 0 % ) ;
; ; ;
; Total LABs: partially or completely used ; 9 / 288 ( 3 % ) ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 53 / 89 ( 60 % ) ;
; -- Clock pins ; 3 / 4 ( 75 % ) ;
; Global signals ; 2 ;
; M4Ks ; 3 / 26 ( 12 % ) ;
; Total memory bits ; 10,240 / 119,808 ( 9 % ) ;
; Total RAM block bits ; 13,824 / 119,808 ( 12 % ) ;
; Embedded Multiplier 9-bit elements ; 2 / 26 ( 8 % ) ;
; PLLs ; 0 / 2 ( 0 % ) ;
; Global clocks ; 2 / 8 ( 25 % ) ;
; Average interconnect usage ; 1% ;
; Peak interconnect usage ; 2% ;
; Maximum fan-out node ; clock~clkctrl ;
; Maximum fan-out ; 87 ;
; Highest non-global fan-out signal ; sclrp ;
; Highest non-global fan-out ; 42 ;
; Total fan-out ; 480 ;
; Average fan-out ; 2.08 ;
+---------------------------------------------+---------------------------+
* Register count does not include registers inside RAM blocks or DSP blocks.
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -