📄 yuanlitu.tan.rpt
字号:
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; global_clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'global_clk' ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-----------------------+------------+------------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------+-----------------------+------------+------------+-----------------------------+---------------------------+-------------------------+
; N/A ; 28.57 MHz ( period = 35.000 ns ) ; adc0809ctrl:117|regl[3] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 26.500 ns ;
; N/A ; 28.57 MHz ( period = 35.000 ns ) ; adc0809ctrl:117|regl[2] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 26.500 ns ;
; N/A ; 28.57 MHz ( period = 35.000 ns ) ; adc0809ctrl:117|regl[0] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 26.500 ns ;
; N/A ; 28.99 MHz ( period = 34.500 ns ) ; adc0809ctrl:117|regl[1] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 26.000 ns ;
; N/A ; 31.55 MHz ( period = 31.700 ns ) ; add_qf:116|ee[1] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 22.200 ns ;
; N/A ; 31.85 MHz ( period = 31.400 ns ) ; add_qf:116|ee[2] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 21.900 ns ;
; N/A ; 32.05 MHz ( period = 31.200 ns ) ; add_qf:116|ee[3] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 21.700 ns ;
; N/A ; 32.26 MHz ( period = 31.000 ns ) ; adc0809ctrl:117|regl[5] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 22.500 ns ;
; N/A ; 32.26 MHz ( period = 31.000 ns ) ; adc0809ctrl:117|regl[4] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 22.500 ns ;
; N/A ; 32.26 MHz ( period = 31.000 ns ) ; adc0809ctrl:117|regl[7] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 22.500 ns ;
; N/A ; 34.01 MHz ( period = 29.400 ns ) ; add_qf:116|ee[4] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 19.900 ns ;
; N/A ; 34.01 MHz ( period = 29.400 ns ) ; add_qf:116|ee[5] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 19.900 ns ;
; N/A ; 34.13 MHz ( period = 29.300 ns ) ; add_qf:116|ee[0] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 19.800 ns ;
; N/A ; 34.48 MHz ( period = 29.000 ns ) ; fankui1:113|cerror[2] ; add_qf:116|ee[0] ; global_clk ; global_clk ; None ; None ; 24.900 ns ;
; N/A ; 34.72 MHz ( period = 28.800 ns ) ; add_qf:116|ee[6] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 19.300 ns ;
; N/A ; 35.09 MHz ( period = 28.500 ns ) ; add_qf:116|ee[7] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 19.000 ns ;
; N/A ; 35.09 MHz ( period = 28.500 ns ) ; fankui1:113|cerror[3] ; add_qf:116|ee[0] ; global_clk ; global_clk ; None ; None ; 24.400 ns ;
; N/A ; 35.59 MHz ( period = 28.100 ns ) ; adc0809ctrl:117|regl[6] ; bio_polor1:137|pwm ; global_clk ; global_clk ; None ; None ; 19.600 ns ;
; N/A ; 35.59 MHz ( period = 28.100 ns ) ; fankui1:113|cerror[0] ; add_qf:116|ee[0] ; global_clk ; global_clk ; None ; None ; 24.000 ns ;
; N/A ; 35.97 MHz ( period = 27.800 ns ) ; ad1674ctrl:143|regl[6] ; fankui1:113|cerror[6] ; global_clk ; global_clk ; None ; None ; 28.400 ns ;
; N/A ; 35.97 MHz ( period = 27.800 ns ) ; ad1674ctrl:143|regl[7] ; fankui1:113|cerror[6] ; global_clk ; global_clk ; None ; None ; 28.400 ns ;
; N/A ; 35.97 MHz ( period = 27.800 ns ) ; ad1674ctrl:143|regl[6] ; fankui1:113|cerror[3] ; global_clk ; global_clk ; None ; None ; 28.400 ns ;
; N/A ; 35.97 MHz ( period = 27.800 ns ) ; ad1674ctrl:143|regl[7] ; fankui1:113|cerror[3] ; global_clk ; global_clk ; None ; None ; 28.400 ns ;
; N/A ; 35.97 MHz ( period = 27.800 ns ) ; ad1674ctrl:143|regl[6] ; fankui1:113|cerror[2] ; global_clk ; global_clk ; None ; None ; 28.400 ns ;
; N/A ; 35.97 MHz ( period = 27.800 ns ) ; ad1674ctrl:143|regl[7] ; fankui1:113|cerror[2] ; global_clk ; global_clk ; None ; None ; 28.400 ns ;
; N/A ; 35.97 MHz ( period = 27.800 ns ) ; ad1674ctrl:143|regl[6] ; fankui1:113|cerror[1] ; global_clk ; global_clk ; None ; None ; 28.400 ns ;
; N/A ; 35.97 MHz ( period = 27.800 ns ) ; ad1674ctrl:143|regl[7] ; fankui1:113|cerror[1] ; global_clk ; global_clk ; None ; None ; 28.400 ns ;
; N/A ; 36.23 MHz ( period = 27.600 ns ) ; fankui1:113|cerror[1] ; add_qf:116|ee[0] ; global_clk ; global_clk ; None ; None ; 23.500 ns ;
; N/A ; 36.23 MHz ( period = 27.600 ns ) ; ad1674ctrl:143|regl[2] ; fankui1:113|cerror[6] ; global_clk ; global_clk ; None ; None ; 27.500 ns ;
; N/A ; 36.23 MHz ( period = 27.600 ns ) ; ad1674ctrl:143|regl[2] ; fankui1:113|cerror[3] ; global_clk ; global_clk ; None ; None ; 27.500 ns ;
; N/A ; 36.23 MHz ( period = 27.600 ns ) ; ad1674ctrl:143|regl[2] ; fankui1:113|cerror[2] ; global_clk ; global_clk ; None ; None ; 27.500 ns ;
; N/A ; 36.23 MHz ( period = 27.600 ns ) ; ad1674ctrl:143|regl[2] ; fankui1:113|cerror[1] ; global_clk ; global_clk ; None ; None ; 27.500 ns ;
; N/A ; 36.36 MHz ( period = 27.500 ns ) ; ad1674ctrl:143|regl[9] ; fankui1:113|cerror[6] ; global_clk ; global_clk ; None ; None ; 27.500 ns ;
; N/A ; 36.36 MHz ( period = 27.500 ns ) ; ad1674ctrl:143|regl[8] ; fankui1:113|cerror[6] ; global_clk ; global_clk ; None ; None ; 27.500 ns ;
; N/A ; 36.36 MHz ( period = 27.500 ns ) ; ad1674ctrl:143|regl[9] ; fankui1:113|cerror[3] ; global_clk ; global_clk ; None ; None ; 27.500 ns ;
; N/A ; 36.36 MHz ( period = 27.500 ns ) ; ad1674ctrl:143|regl[8] ; fankui1:113|cerror[3] ; global_clk ; global_clk ; None ; None ; 27.500 ns ;
; N/A ; 36.36 MHz ( period = 27.500 ns ) ; ad1674ctrl:143|regl[9] ; fankui1:113|cerror[2] ; global_clk ; global_clk ; None ; None ; 27.500 ns ;
; N/A ; 36.36 MHz ( period = 27.500 ns ) ; ad1674ctrl:143|regl[8] ; fankui1:113|cerror[2] ; global_clk ; global_clk ; None ; None ; 27.500 ns ;
; N/A ; 36.36 MHz ( period = 27.500 ns ) ; ad1674ctrl:143|regl[9] ; fankui1:113|cerror[1] ; global_clk ; global_clk ; None ; None ; 27.500 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -