hyperthermia_top.fit.rpt

在quartus开发环境下

; Router Effort Multiplier                               ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                   ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                            ; Off                            ; Off                            ;
; PowerPlay Power Optimization                           ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                        ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing             ; On                             ; On                             ;
; Limit to One Fitting Attempt                           ; Off                            ; Off                            ;
; Final Placement Optimizations                          ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations            ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                          ; 1                              ; 1                              ;
; PCI I/O                                                ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                  ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                              ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                     ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/III/Cyclone II/III ; Auto                           ; Auto                           ;
; Auto Delay Chains                                      ; On                             ; On                             ;
; Auto Merge PLLs                                        ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                      ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic     ; Off                            ; Off                            ;
; Perform Register Duplication                           ; Off                            ; Off                            ;
; Perform Register Retiming                              ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                 ; Off                            ; Off                            ;
; Fitter Effort                                          ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                        ; Normal                         ; Normal                         ;
; Auto Global Clock                                      ; On                             ; On                             ;
; Auto Global Register Control Signals                   ; On                             ; On                             ;
; Stop After Congestion Map Generation                   ; Off                            ; Off                            ;
; Use smart compilation                                  ; Off                            ; Off                            ;
+--------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/my_eda4/Hyperthermia_1/Hyperthermia_top.pin.


+--------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                        ;
+---------------------------------------------+----------------------------------------+
; Resource                                    ; Usage                                  ;
+---------------------------------------------+----------------------------------------+
; Total logic elements                        ; 411 / 8,256 ( 5 % )                    ;
;     -- Combinational with no register       ; 320                                    ;
;     -- Register only                        ; 6                                      ;
;     -- Combinational with a register        ; 85                                     ;
;                                             ;                                        ;
; Logic element usage by number of LUT inputs ;                                        ;
;     -- 4 input functions                    ; 203                                    ;
;     -- 3 input functions                    ; 124                                    ;
;     -- <=2 input functions                  ; 78                                     ;
;     -- Register only                        ; 6                                      ;
;                                             ;                                        ;
; Logic elements by mode                      ;                                        ;
;     -- normal mode                          ; 338                                    ;
;     -- arithmetic mode                      ; 67                                     ;
;                                             ;                                        ;
; Total registers*                            ; 91 / 8,487 ( 1 % )                     ;
;     -- Dedicated logic registers            ; 91 / 8,256 ( 1 % )                     ;
;     -- I/O registers                        ; 0 / 231 ( 0 % )                        ;
;                                             ;                                        ;
; Total LABs:  partially or completely used   ; 36 / 516 ( 7 % )                       ;
; User inserted logic elements                ; 0                                      ;
; Virtual pins                                ; 0                                      ;
; I/O pins                                    ; 38 / 85 ( 45 % )                       ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )                         ;
; Global signals                              ; 8                                      ;
; M4Ks                                        ; 1 / 36 ( 3 % )                         ;
; Total memory bits                           ; 1,024 / 165,888 ( < 1 % )              ;
; Total RAM block bits                        ; 4,608 / 165,888 ( 3 % )                ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )                         ;
; PLLs                                        ; 0 / 2 ( 0 % )                          ;
; Global clocks                               ; 8 / 8 ( 100 % )                        ;
; Average interconnect usage                  ; 0%                                     ;
; Peak interconnect usage                     ; 2%                                     ;
; Maximum fan-out node                        ; display:inst4|two_to_ten:inst|t[7]~391 ;
; Maximum fan-out                             ; 31                                     ;
; Highest non-global fan-out signal           ; display:inst4|two_to_ten:inst|t[7]~391 ;
; Highest non-global fan-out                  ; 31                                     ;
; Total fan-out                               ; 1573                                   ;
; Average fan-out                             ; 2.86                                   ;
+---------------------------------------------+----------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_20M  ; 18    ; 1        ; 0            ; 9            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; down     ; 28    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;