reset_block_wrapper_xst.prj

本系统由服务器软件控制平台和fpga硬件处理系统组成

VHDL proc_sys_reset_v1_00_a g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_sys_reset_v1_00_a/hdl/vhdl/upcnt_n.vhd
VHDL proc_sys_reset_v1_00_a g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_sys_reset_v1_00_a/hdl/vhdl/lpf.vhd
VHDL proc_sys_reset_v1_00_a g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_sys_reset_v1_00_a/hdl/vhdl/sequence.vhd
VHDL proc_sys_reset_v1_00_a g:\EDK\hw\XilinxProcessorIPLib\pcores\proc_sys_reset_v1_00_a/hdl/vhdl/proc_sys_reset.vhd
vhdl work ../hdl/reset_block_wrapper.vhd