dec.pin

提供了一个硬判决的viterbi译码器（2

GND                          : P18       : gnd    :                   :         :           :                
om_0[2]                      : P19       : output : LVTTL             :         : 1         : N              
GND*                         : P20       :        :                   :         : 1         :                
GND*                         : P21       :        :                   :         : 1         :                
GND                          : P22       : gnd    :                   :         :           :                
GND*                         : R1        :        :                   :         : 6         :                
GND*                         : R2        :        :                   :         : 6         :                
GND*                         : R3        :        :                   :         : 6         :                
GND*                         : R4        :        :                   :         : 6         :                
NC                           : R5        :        :                   :         :           :                
GND                          : R6        : gnd    :                   :         :           :                
GND                          : R7        : gnd    :                   :         :           :                
oreg0[3]                     : R8        : output : LVTTL             :         : 7         : N              
GND                          : R9        : gnd    :                   :         :           :                
VCCSEL                       : R10       :        :                   :         : 7         :                
nCE                          : R11       :        :                   :         : 7         :                
MSEL2                        : R12       :        :                   :         : 8         :                
PLL_ENA                      : R13       :        :                   :         : 8         :                
NC                           : R14       :        :                   :         :           :                
om_3[3]                      : R15       : output : LVTTL             :         : 8         : N              
GND                          : R16       : gnd    :                   :         :           :                
GND                          : R17       : gnd    :                   :         :           :                
GND                          : R18       : gnd    :                   :         :           :                
om_3[1]                      : R19       : output : LVTTL             :         : 1         : N              
om_1[5]                      : R20       : output : LVTTL             :         : 1         : N              
GND*                         : R21       :        :                   :         : 1         :                
om_1[3]                      : R22       : output : LVTTL             :         : 1         : N              
GND*                         : T1        :        :                   :         : 6         :                
GND*                         : T2        :        :                   :         : 6         :                
GND*                         : T3        :        :                   :         : 6         :                
GND*                         : T4        :        :                   :         : 6         :                
GND*                         : T5        :        :                   :         : 6         :                
GND                          : T6        : gnd    :                   :         :           :                
GND*                         : T7        :        :                   :         : 7         :                
GND*                         : T8        :        :                   :         : 7         :                
oreg2[3]                     : T9        : output : LVTTL             :         : 7         : N              
oreg3[6]                     : T10       : output : LVTTL             :         : 7         : N              
GNDG_PLL6                    : T11       : gnd    :                   :         :           :                
VCCA_PLL6                    : T12       : power  :                   : 1.5V    :           :                
MSEL0                        : T13       :        :                   :         : 8         :                
reset                        : T14       : input  : LVTTL             :         : 8         : N              
oreg0[7]                     : T15       : output : LVTTL             :         : 8         : N              
sout0                        : T16       : output : LVTTL             :         : 8         : N              
GND                          : T17       : gnd    :                   :         :           :                
GND*                         : T18       :        :                   :         : 1         :                
oreg1[9]                     : T19       : output : LVTTL             :         : 1         : N              
sout1                        : T20       : output : LVTTL             :         : 1         : N              
GND*                         : T21       :        :                   :         : 1         :                
om_3[2]                      : T22       : output : LVTTL             :         : 1         : N              
GND*                         : U1        :        :                   :         : 6         :                
GND*                         : U2        :        :                   :         : 6         :                
NC                           : U3        :        :                   :         :           :                
NC                           : U4        :        :                   :         :           :                
GND*                         : U5        :        :                   :         : 6         :                
GND*                         : U6        :        :                   :         : 7         :                
GND*                         : U7        :        :                   :         : 7         :                
GND*                         : U8        :        :                   :         : 7         :                
GND*                         : U9        :        :                   :         : 7         :                
PORSEL                       : U10       :        :                   :         : 7         :                
VCCG_PLL6                    : U11       : power  :                   : 1.5V    :           :                
GNDA_PLL6                    : U12       : gnd    :                   :         :           :                
VCC_PLL6_OUTA                : U13       : power  :                   : 3.3V    : 11        :                
acs_1                        : U14       : output : LVTTL             :         : 8         : N              
acs_2                        : U15       : output : LVTTL             :         : 8         : N              
oreg2[1]                     : U16       : output : LVTTL             :         : 8         : N              
oreg3[4]                     : U17       : output : LVTTL             :         : 8         : N              
GND*                         : U18       :        :                   :         : 1         :                
GND*                         : U19       :        :                   :         : 1         :                
GND*                         : U20       :        :                   :         : 1         :                
om_2[3]                      : U21       : output : LVTTL             :         : 1         : N              
om_3[0]                      : U22       : output : LVTTL             :         : 1         : N              
GND*                         : V1        :        :                   :         : 6         :                
GND*                         : V2        :        :                   :         : 6         :                
GND*                         : V3        :        :                   :         : 6         :                
GND*                         : V4        :        :                   :         : 6         :                
GND*                         : V5        :        :                   :         : 7         :                
GND*                         : V6        :        :                   :         : 7         :                
GND*                         : V7        :        :                   :         : 7         :                
GND*                         : V8        :        :                   :         : 7         :                
GND*                         : V9        :        :                   :         : 7         :                
NC                           : V10       :        :                   :         :           :                
NC                           : V11       :        :                   :         :           :                
NC                           : V12       :        :                   :         :           :                
GND+                         : V13       :        :                   :         : 8         :                
oreg2[5]                     : V14       : output : LVTTL             :         : 8         : N              
oreg1[6]                     : V15       : output : LVTTL             :         : 8         : N              
inp[1]                       : V16       : input  : LVTTL             :         : 8         : N              
oreg3[1]                     : V17       : output : LVTTL             :         : 8         : N              
oreg2[4]                     : V18       : output : LVTTL             :         : 8         : N              
NC                           : V19       :        :                   :         :           :                
NC                           : V20       :        :                   :         :           :                
oreg0[6]                     : V21       : output : LVTTL             :         : 1         : N              
om_0[4]                      : V22       : output : LVTTL             :         : 1         : N              
GND*                         : W1        :        :                   :         : 6         :                
GND*                         : W2        :        :                   :         : 6         :                
GND*                         : W3        :        :                   :         : 7         :                
GND*                         : W4        :        :                   :         : 7         :                
GND*                         : W5        :        :                   :         : 7         :                
GND*                         : W6        :        :                   :         : 7         :                
GND*                         : W7        :        :                   :         : 7         :                
GND*                         : W8        :        :                   :         : 7         :                
GND*                         : W9        :        :                   :         : 7         :                
NC                           : W10       :        :                   :         :           :                
NC                           : W11       :        :                   :         :           :                
oreg1[4]                     : W12       : output : LVTTL             :         : 11        : N              
om_0[3]                      : W13       : output : LVTTL             :         : 8         : N              
acs_3                        : W14       : output : LVTTL             :         : 8         : N              
oreg2[7]                     : W15       : output : LVTTL             :         : 8         : N              
oreg3[3]                     : W16       : output : LVTTL             :         : 8         : N              
inp[0]                       : W17       : input  : LVTTL             :         : 8         : N              
GND*                         : W18       :        :                   :         : 8         :                
GND*                         : W19       :        :                   :         : 8         :                
GND*                         : W20       :        :                   :         : 8         :                
oreg3[7]                     : W21       : output : LVTTL             :         : 1         : N              
oreg1[7]                     : W22       : output : LVTTL             :         : 1         : N              
VCCIO6                       : Y1        : power  :                   : 3.3V    : 6         :                
GND*                         : Y2        :        :                   :         : 7         :                
GND*                         : Y3        :        :                   :         : 7         :                
GND*                         : Y4        :        :                   :         : 7         :                
GND*                         : Y5        :        :                   :         : 7         :                
GND*                         : Y6        :        :                   :         : 7         :                
GND*                         : Y7        :        :                   :         : 7         :                
GND*                         : Y8        :        :                   :         : 7         :                
GND*                         : Y9        :        :                   :         : 7         :                
NC                           : Y10       :        :                   :         :           :                
NC                           : Y11       :        :                   :         :           :                
om_2[4]                      : Y12       : output : LVTTL             :         : 11        : N              
oreg1[3]                     : Y13       : output : LVTTL             :         : 11        : N              
om_2[2]                      : Y14       : output : LVTTL             :         : 8         : N              
oreg3[2]                     : Y15       : output : LVTTL             :         : 8         : N              
oreg0[9]                     : Y16       : output : LVTTL             :         : 8         : N              
oreg0[4]                     : Y17       : output : LVTTL             :         : 8         : N              
oreg1[0]                     : Y18       : output : LVTTL             :         : 8         : N              
GND*                         : Y19       :        :                   :         : 8         :                
GND*                         : Y20       :        :                   :         : 8         :                
GND*                         : Y21       :        :                   :         : 8         :                
VCCIO1                       : Y22       : power  :                   : 3.3V    : 1         :