dec_copy.fit.rpt

提供了一个硬判决的viterbi译码器（2

;      - ACS_2:inst5|om_2[3]     ; 1                 ; ON      ;
;      - ACS_2:inst5|om_2[2]     ; 1                 ; ON      ;
;      - ACS_2:inst5|om_2[1]     ; 1                 ; ON      ;
;      - ACS_2:inst5|om_2[0]     ; 1                 ; ON      ;
;      - ACS_3:inst6|om_3[5]     ; 1                 ; ON      ;
;      - ACS_3:inst6|om_3[4]     ; 1                 ; ON      ;
;      - ACS_3:inst6|om_3[3]     ; 1                 ; ON      ;
;      - ACS_3:inst6|om_3[2]     ; 1                 ; ON      ;
;      - ACS_3:inst6|om_3[1]     ; 1                 ; ON      ;
;      - ACS_3:inst6|om_3[0]     ; 1                 ; ON      ;
;      - reg_exchange:inst|w2[8] ; 1                 ; ON      ;
;      - reg_exchange:inst|w0[8] ; 1                 ; ON      ;
;      - ACS_1:inst4|acs_1       ; 1                 ; ON      ;
;      - reg_exchange:inst|w3[8] ; 1                 ; ON      ;
;      - reg_exchange:inst|w1[8] ; 1                 ; ON      ;
;      - ACS_2:inst5|acs_2       ; 1                 ; ON      ;
;      - ACS_0:inst3|acs_0       ; 1                 ; ON      ;
;      - ACS_3:inst6|acs_3       ; 1                 ; ON      ;
;      - reg_exchange:inst|w3[7] ; 1                 ; ON      ;
;      - reg_exchange:inst|w1[7] ; 1                 ; ON      ;
;      - reg_exchange:inst|w2[7] ; 1                 ; ON      ;
;      - reg_exchange:inst|w0[7] ; 1                 ; ON      ;
;      - reg_exchange:inst|w3[6] ; 1                 ; ON      ;
;      - reg_exchange:inst|w1[6] ; 1                 ; ON      ;
;      - reg_exchange:inst|w2[6] ; 1                 ; ON      ;
;      - reg_exchange:inst|w0[6] ; 1                 ; ON      ;
;      - reg_exchange:inst|w3[5] ; 1                 ; ON      ;
;      - reg_exchange:inst|w1[5] ; 1                 ; ON      ;
;      - reg_exchange:inst|w2[5] ; 1                 ; ON      ;
;      - reg_exchange:inst|w0[5] ; 1                 ; ON      ;
;      - reg_exchange:inst|w3[4] ; 1                 ; ON      ;
;      - reg_exchange:inst|w1[4] ; 1                 ; ON      ;
;      - reg_exchange:inst|w2[4] ; 1                 ; ON      ;
;      - reg_exchange:inst|w0[4] ; 1                 ; ON      ;
;      - reg_exchange:inst|w3[3] ; 1                 ; ON      ;
;      - reg_exchange:inst|w1[3] ; 1                 ; ON      ;
;      - reg_exchange:inst|w2[3] ; 1                 ; ON      ;
;      - reg_exchange:inst|w0[3] ; 1                 ; ON      ;
;      - reg_exchange:inst|w3[2] ; 1                 ; ON      ;
;      - reg_exchange:inst|w1[2] ; 1                 ; ON      ;
;      - reg_exchange:inst|w2[2] ; 1                 ; ON      ;
;      - reg_exchange:inst|w0[2] ; 1                 ; ON      ;
;      - reg_exchange:inst|w3[1] ; 1                 ; ON      ;
;      - reg_exchange:inst|w3[0] ; 1                 ; ON      ;
; inp[1]                         ;                   ;         ;
;      - ACS_1:inst4|mc_0~1      ; 0                 ; ON      ;
;      - ACS_3:inst6|mc_1~35     ; 0                 ; ON      ;
;      - ACS_0:inst3|mc_2~0      ; 0                 ; ON      ;
;      - ACS_3:inst6|mc_1~36     ; 0                 ; ON      ;
;      - ACS_3:inst6|mc_1~37     ; 0                 ; ON      ;
; inp[0]                         ;                   ;         ;
;      - ACS_1:inst4|mc_0~1      ; 0                 ; ON      ;
;      - ACS_3:inst6|mc_1~35     ; 0                 ; ON      ;
;      - ACS_0:inst3|mc_2~0      ; 0                 ; ON      ;
;      - ACS_3:inst6|mc_1~36     ; 0                 ; ON      ;
;      - ACS_3:inst6|mc_1~37     ; 0                 ; ON      ;
+--------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                 ;
+--------------------------+---------------+---------+-------------------------+--------+----------------------+------------------+
; Name                     ; Location      ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------+---------------+---------+-------------------------+--------+----------------------+------------------+
; ACS_0:inst3|LessThan0~25 ; LC_X20_Y13_N7 ; 7       ; Sync. load              ; no     ; --                   ; --               ;
; clk                      ; PIN_17        ; 62      ; Clock                   ; yes    ; Global clock         ; GCLK3            ;
; reset                    ; PIN_125       ; 62      ; Sync. clear, Sync. load ; no     ; --                   ; --               ;
+--------------------------+---------------+---------+-------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_17   ; 62      ; Global clock         ; GCLK3            ;
+------+----------+---------+----------------------+------------------+


+------------------------------------+
; Non-Global High Fan-Out Signals    ;
+--------------------------+---------+
; Name                     ; Fan-Out ;
+--------------------------+---------+
; reset                    ; 62      ;
; ACS_0:inst3|mc_2~0       ; 8       ;
; ACS_3:inst6|acs_3        ; 8       ;
; ACS_0:inst3|acs_0        ; 8       ;
; ACS_2:inst5|acs_2        ; 8       ;
; ACS_1:inst4|acs_1        ; 8       ;
; ACS_3:inst6|LessThan0~78 ; 7       ;
; ACS_2:inst5|LessThan0~78 ; 7       ;
; ACS_1:inst4|LessThan0~78 ; 7       ;
; ACS_0:inst3|LessThan0~25 ; 7       ;
; inp[0]                   ; 5       ;
; inp[1]                   ; 5       ;
; reg_exchange:inst|w3[1]  ; 4       ;
; ACS_3:inst6|om_3[0]      ; 3       ;
; ACS_3:inst6|om_3[1]      ; 3       ;
; ACS_3:inst6|om_3[2]      ; 3       ;
; ACS_3:inst6|om_3[3]      ; 3       ;
; ACS_3:inst6|om_3[4]      ; 3       ;
; ACS_3:inst6|om_3[5]      ; 3       ;
; ACS_2:inst5|om_2[0]      ; 3       ;
; ACS_2:inst5|om_2[1]      ; 3       ;
; ACS_2:inst5|om_2[2]      ; 3       ;
; ACS_2:inst5|om_2[3]      ; 3       ;
; ACS_2:inst5|om_2[4]      ; 3       ;
; ACS_2:inst5|om_2[5]      ; 3       ;
; ACS_1:inst4|om_1[0]      ; 3       ;
; ACS_1:inst4|om_1[1]      ; 3       ;
; ACS_1:inst4|om_1[2]      ; 3       ;
; ACS_1:inst4|om_1[3]      ; 3       ;
; ACS_1:inst4|om_1[4]      ; 3       ;
; ACS_1:inst4|om_1[5]      ; 3       ;
; ACS_0