vga.hier_info

CPLD的小程序集合

|VGA
clk => clk_int[0].CLK
clk => clk_int[1].CLK
clk => mmd[0].CLK
clk => mmd[1].CLK
orient => grb~0.IN0
orient => grb~3.IN0
orient => grb~6.IN0
orient => mmd[0].ENA
orient => mmd[1].ENA
hs <= LessThan0.DB_MAX_OUTPUT_PORT_TYPE
vs <= LessThan1.DB_MAX_OUTPUT_PORT_TYPE
r <= grb~2.DB_MAX_OUTPUT_PORT_TYPE
g <= grb~5.DB_MAX_OUTPUT_PORT_TYPE
b <= grb~8.DB_MAX_OUTPUT_PORT_TYPE