lcdʦ

来自「CPLD的小程序集合」· 代码 · 共 340 行 · 第 1/5 页

; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                         ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                          ;
+-----------------------------------------+-----------------------------------------------------+----------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From           ; To             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 77.88 MHz ( period = 12.840 ns )                    ; state[7]       ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 7.887 ns                ;
; N/A                                     ; 77.88 MHz ( period = 12.840 ns )                    ; state[7]       ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 7.887 ns                ;
; N/A                                     ; 77.88 MHz ( period = 12.840 ns )                    ; state[7]       ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 7.887 ns                ;
; N/A                                     ; 77.88 MHz ( period = 12.840 ns )                    ; state[7]       ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 7.887 ns                ;
; N/A                                     ; 77.88 MHz ( period = 12.840 ns )                    ; state[7]       ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 7.887 ns                ;
; N/A                                     ; 77.88 MHz ( period = 12.840 ns )                    ; state[7]       ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 7.887 ns                ;
; N/A                                     ; 77.88 MHz ( period = 12.840 ns )                    ; state[7]       ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 7.887 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.696 ns )                    ; state[4]       ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 7.743 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.696 ns )                    ; state[4]       ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 7.743 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.696 ns )                    ; state[4]       ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 7.743 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.696 ns )                    ; state[4]       ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 7.743 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.696 ns )                    ; state[4]       ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 7.743 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.696 ns )                    ; state[4]       ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 7.743 ns                ;
; N/A                                     ; 78.76 MHz ( period = 12.696 ns )                    ; state[4]       ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 7.743 ns                ;
; N/A                                     ; 79.09 MHz ( period = 12.644 ns )                    ; state[5]       ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 7.691 ns                ;
; N/A                                     ; 79.09 MHz ( period = 12.644 ns )                    ; state[5]       ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 7.691 ns                ;
; N/A                                     ; 79.09 MHz ( period = 12.644 ns )                    ; state[5]       ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 7.691 ns                ;
; N/A                                     ; 79.09 MHz ( period = 12.644 ns )                    ; state[5]       ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 7.691 ns                ;
; N/A                                     ; 79.09 MHz ( period = 12.644 ns )                    ; state[5]       ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 7.691 ns                ;
; N/A                                     ; 79.09 MHz ( period = 12.644 ns )                    ; state[5]       ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 7.691 ns                ;
; N/A                                     ; 79.09 MHz ( period = 12.644 ns )                    ; state[5]       ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 7.691 ns                ;
; N/A                                     ; 82.02 MHz ( period = 12.192 ns )                    ; state[4]       ; state[0]       ; clk        ; clk      ; None                        ; None                      ; 7.239 ns                ;
; N/A                                     ; 82.82 MHz ( period = 12.075 ns )                    ; counter[1]     ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 7.122 ns                ;
; N/A                                     ; 82.82 MHz ( period = 12.075 ns )                    ; counter[1]     ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 7.122 ns                ;
; N/A                                     ; 82.82 MHz ( period = 12.075 ns )                    ; counter[1]     ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 7.122 ns                ;
; N/A                                     ; 82.82 MHz ( period = 12.075 ns )                    ; counter[1]     ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 7.122 ns                ;
; N/A                                     ; 82.82 MHz ( period = 12.075 ns )                    ; counter[1]     ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 7.122 ns                ;
; N/A                                     ; 82.82 MHz ( period = 12.075 ns )                    ; counter[1]     ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 7.122 ns                ;
; N/A                                     ; 82.82 MHz ( period = 12.075 ns )                    ; counter[1]     ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 7.122 ns                ;
; N/A                                     ; 83.10 MHz ( period = 12.034 ns )                    ; state[3]       ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 7.081 ns                ;
; N/A                                     ; 83.10 MHz ( period = 12.034 ns )                    ; state[3]       ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 7.081 ns                ;
; N/A                                     ; 83.10 MHz ( period = 12.034 ns )                    ; state[3]       ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 7.081 ns                ;
; N/A                                     ; 83.10 MHz ( period = 12.034 ns )                    ; state[3]       ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 7.081 ns                ;
; N/A                                     ; 83.10 MHz ( period = 12.034 ns )                    ; state[3]       ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 7.081 ns                ;
; N/A                                     ; 83.10 MHz ( period = 12.034 ns )                    ; state[3]       ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 7.081 ns                ;
; N/A                                     ; 83.10 MHz ( period = 12.034 ns )                    ; state[3]       ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 7.081 ns                ;
; N/A                                     ; 83.60 MHz ( period = 11.962 ns )                    ; counter[2]     ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 7.009 ns                ;
; N/A                                     ; 83.60 MHz ( period = 11.962 ns )                    ; counter[2]     ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 7.009 ns                ;
; N/A                                     ; 83.60 MHz ( period = 11.962 ns )                    ; counter[2]     ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 7.009 ns                ;
; N/A                                     ; 83.60 MHz ( period = 11.962 ns )                    ; counter[2]     ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 7.009 ns                ;
; N/A                                     ; 83.60 MHz ( period = 11.962 ns )                    ; counter[2]     ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 7.009 ns                ;
; N/A                                     ; 83.60 MHz ( period = 11.962 ns )                    ; counter[2]     ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 7.009 ns                ;
; N/A                                     ; 83.60 MHz ( period = 11.962 ns )                    ; counter[2]     ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 7.009 ns                ;
; N/A                                     ; 85.51 MHz ( period = 11.695 ns )                    ; state[9]       ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 6.742 ns                ;
; N/A                                     ; 85.51 MHz ( period = 11.695 ns )                    ; state[9]       ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 6.742 ns                ;
; N/A                                     ; 85.51 MHz ( period = 11.695 ns )                    ; state[9]       ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 6.742 ns                ;