top.fit.rpt

来自「一些很好的FPGA设计实例」· RPT 代码 · 共 471 行 · 第 1/5 页

; 22       ; 21         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 23       ; 22         ; --       ; +TMS           ; input  ; TTL          ;         ; N               ;
; 24       ; 23         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 25       ; 24         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 28       ; 27         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 29       ; 28         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 30       ; 29         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 31       ; 30         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 34       ; 33         ; --       ; bin1           ; output ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 36       ; 35         ; --       ; ain1           ; output ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ;            ;          ; NC             ;        ;              ;         ;                 ;
; 40       ; 39         ; --       ; pre_lag        ; output ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; clc            ; output ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; yihuo          ; output ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 46       ;            ;          ; NC             ;        ;              ;         ;                 ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; f[0]           ; output ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; data[0]        ; output ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; f[1]           ; output ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; data[1]        ; output ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; f[2]           ; output ; TTL          ;         ; Y               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; data[2]        ; output ; TTL          ;         ; Y               ;
; 55       ; 54         ; --       ; f[3]           ; output ; TTL          ;         ; Y               ;
; 56       ; 55         ; --       ; data[3]        ; output ; TTL          ;         ; Y               ;
; 57       ; 56         ; --       ; f[4]           ; output ; TTL          ;         ; Y               ;
; 58       ; 57         ; --       ; data[4]        ; output ; TTL          ;         ; Y               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; f[5]           ; output ; TTL          ;         ; Y               ;
; 61       ; 60         ; --       ; data[5]        ; output ; TTL          ;         ; Y               ;
; 62       ; 61         ; --       ; +TCK           ; input  ; TTL          ;         ; N               ;
; 63       ; 62         ; --       ; f[6]           ; output ; TTL          ;         ; Y               ;
; 64       ; 63         ; --       ; data[6]        ; output ; TTL          ;         ; Y               ;
; 65       ; 64         ; --       ; f[7]           ; output ; TTL          ;         ; Y               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; data[7]        ; output ; TTL          ;         ; Y               ;
; 68       ; 67         ; --       ; f[8]           ; output ; TTL          ;         ; Y               ;
; 69       ; 68         ; --       ; data[8]        ; output ; TTL          ;         ; Y               ;
; 70       ; 69         ; --       ; f[9]           ; output ; TTL          ;         ; Y               ;
; 71       ; 70         ; --       ; *TDO           ; output ; TTL          ;         ; N               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; data[9]        ; output ; TTL          ;         ; Y               ;
; 74       ; 73         ; --       ; f[10]          ; output ; TTL          ;         ; Y               ;
; 75       ; 74         ; --       ; data[10]       ; output ; TTL          ;         ; Y               ;
; 76       ; 75         ; --       ; f[11]          ; output ; TTL          ;         ; Y               ;
; 77       ; 76         ; --       ; data[11]       ; output ; TTL          ;         ; Y               ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ;            ;          ; NC             ;        ;              ;         ;                 ;
; 80       ; 79         ; --       ; f[12]          ; output ; TTL          ;         ; Y               ;
; 81       ; 80         ; --       ; data[12]       ; output ; TTL          ;         ; Y               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; clock          ; input  ; TTL          ;         ; Y               ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 1                    ; 0                 ; 0                 ; 1     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+---------------------------------------------------------------------+
; Dedicated Inputs I/O                                                ;
+-------+-------+-------+-------+--------------+------------+---------+
; Name  ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-------+-------+-------+-------+--------------+------------+---------+
; clock ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+-------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.